EDA365欢迎您！
您需要 登录 才可以下载或查看，没有帐号？注册
x
本帖最后由 Cadence_CPG_Mkt 于 2018-3-8 10:07 编辑 / ~+ _+ K, @; P3 Y
" t6 } {# `/ S▍楷登电子（美国Cadence公司，NASDAQ: CDNS）宣布推出Cadence®Allegro® PCB DesignTrue DFM设计技术，该技术为业界首款实时、在线的可制造性设计（DFM）解决方案，集成了电气、物理和空间的设计规则检查（DRC）。
4 Z6 v9 P$ G; M: E: V+ g1 ^) u! f# ^; C+ x/ `
% F/ v3 U7 Y1 A( w集成制造约束2 X( i/ T4 g% R X
制造规则跟电气规则一样，由约束管理器管理。它与电气约束共存，但又拥有自己独立的区域。
/ n$ v* T8 z3 v7 o xhttps://v.qq.com/x/page/c0567j8olq0.html?! _+ ]( W* k. w& \8 Y
2 |* p7 x( ^7 k3 X( R7 {5 W! V% K% PDRC浏览器$ t0 U0 I5 u- h
在投板前仔细检查您的DFM规则，批量检查整个设计的所有规则。 如果您发现错误，可以轻松定位并修改您的设计。
9 _/ I& J% G4 v/ ihttps://v.qq.com/x/page/f0567i3fmh5.html?) ]6 d( w2 G$ o" s2 L% p: \
+ J; O9 P: o+ G f实时DFM验证- P( i/ z2 M9 v- G y
在设计过程中，DFM的DRC在设计界面中实时显示，因为当时是定位和修复错误的最佳时机，不要拖到后期。
( Z5 n6 v0 ^' o- d9 s' Hhttps://v.qq.com/x/page/j0567fxq2sm.html?
. B/ Y1 P2 `# q1 ^& ^! K. `
2 Z7 [+ C1 V5 Q6 Z4 h; Z- y3 d( q
+ w. {& p( Y s6 g" [ [; b' _5 r" ^
; R4 j7 _% Z4 x欢迎您的评论！ 您可以通过PCB_marketing_China@cadence.com联系我们，非常感谢您的关注以及宝贵意见。 # H3 L2 B. n" q% E6 G G
& p. n1 N1 m# i9 G. @7 n! \; O5 C5 c x$ s5 b+ }6 M( B; ~
| 
/1 
发表于 2018-3-7 10:42
QQ好友和群
QQ空间
腾讯微博
腾讯朋友
微信
收藏
支持！
反对！
