EDA365电子工程师网

标题: FPGA仿真 [打印本页]
作者: caoweifeng    时间: 2018-3-6 14:30
标题: FPGA仿真
我最近在使用cadence仿真，建立一个差分电路，只要差分信号串联电容后，其直流分量的幅值就不同，您帮我解释下吗？谢谢* a+ _9 p- T' c& _# W9 q

3 t& K7 u" P  |

仿真.png (20.61 KB, 下载次数: 0)

仿真.png
作者: heliu0017    时间: 2018-3-7 13:19
你需要把你的电路图一起贴出来。
作者: gavinjzz    时间: 2018-3-8 15:07
差分信号串联电容本来就是隔直通交
作者: arod13    时间: 2018-3-12 11:14
要看你串聯電容值多大~~通常在做仿真會用0歐姆來取代電容值不然會有DC不收斂導致DC Level整個偏掉發生非因果性關係
作者: caoweifeng    时间: 2018-3-13 15:43
arod13 发表于 2018-3-12 11:144 W, ~# v2 _9 I3 Y8 E
要看你串聯電容值多大~~通常在做仿真會用0歐姆來取代電容值不然會有DC不收斂導致DC Level整個偏掉發生非因 ...

  E% p+ l+ X  L: B0 i/ o# P电容470pF,谢谢您的回复
7 Z7 l3 b4 l) ?9 g
作者: arod13    时间: 2018-3-13 19:51
假設說是高速Interface如SATA,PCIe,SAS等這類的
5 j1 l% [& v/ M4 ?通常電容都是用0.1uF或0.01u左右
8 @  f$ m; R  o7 g' A3 t- V470pF太小低頻的部分包含DC會被濾掉' V/ \9 A7 z  h$ `
如果把時間拉長來看波型會發現整個都在飄! y5 O5 M4 E4 _  e* A- w
總之不建議用那麼小的電容
作者: caoweifeng    时间: 2018-3-14 16:46
arod13 发表于 2018-3-13 19:515 k$ M, I; C+ }# L# N
假設說是高速Interface如SATA,PCIe,SAS等這類的
$ f2 c1 S; p. V5 P' r- P通常電容都是用0.1uF或0.01u左右
; B* R5 Z, T6 t4 ^* z( j470pF太小低頻的部分包 ...

8 {4 [3 Y' y& `3 e( P好的。大谢。。, Q* j$ r6 H% T& u0 e4 ?
作者: zcs525    时间: 2018-4-3 09:40
关注
作者: ganxianwu    时间: 2018-6-22 22:46
常见问题，软件仿真差分带AC耦合电容就会出现。原因是电容没充满电，直流点达不到要求。需要修改下电容的模型。增加个spice语句，让电容在0s之前充满电。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2