EDA365电子工程师网

标题: FPGA仿真 [打印本页]
作者: caoweifeng    时间: 2018-3-6 14:30
标题: FPGA仿真
我最近在使用cadence仿真，建立一个差分电路，只要差分信号串联电容后，其直流分量的幅值就不同，您帮我解释下吗？谢谢
* \8 a* v0 Y8 z' C1 A  q
4 B6 u& l- R. n7 U5 m; i- k

仿真.png (20.61 KB, 下载次数: 0)

仿真.png
作者: heliu0017    时间: 2018-3-7 13:19
你需要把你的电路图一起贴出来。
作者: gavinjzz    时间: 2018-3-8 15:07
差分信号串联电容本来就是隔直通交
作者: arod13    时间: 2018-3-12 11:14
要看你串聯電容值多大~~通常在做仿真會用0歐姆來取代電容值不然會有DC不收斂導致DC Level整個偏掉發生非因果性關係
作者: caoweifeng    时间: 2018-3-13 15:43
arod13 发表于 2018-3-12 11:14
, I; G6 R; t$ p, e. c6 d8 b要看你串聯電容值多大~~通常在做仿真會用0歐姆來取代電容值不然會有DC不收斂導致DC Level整個偏掉發生非因 ...

# |) F( H: J. u. U电容470pF,谢谢您的回复
/ F4 q9 G) h# R9 J* e: e/ m$ \
作者: arod13    时间: 2018-3-13 19:51
假設說是高速Interface如SATA,PCIe,SAS等這類的
3 @7 l% Q. D$ U2 m0 }通常電容都是用0.1uF或0.01u左右3 o; }4 Y0 Y0 g) G, ~6 r
470pF太小低頻的部分包含DC會被濾掉2 b& q3 d% i5 K6 Z% h3 a  Y
如果把時間拉長來看波型會發現整個都在飄/ f! A1 L# P! E6 J
總之不建議用那麼小的電容
作者: caoweifeng    时间: 2018-3-14 16:46
arod13 发表于 2018-3-13 19:51
' y# g7 O3 e* v3 E4 O! h假設說是高速Interface如SATA,PCIe,SAS等這類的4 ?4 U' s. ]5 t8 v
通常電容都是用0.1uF或0.01u左右  ~5 ]  M- G6 |2 u5 c4 S3 w8 r. n
470pF太小低頻的部分包 ...
  |9 `( r2 D! a; g5 s
好的。大谢。。
% u; k3 v5 l8 E: R6 [% }9 C
作者: zcs525    时间: 2018-4-3 09:40
关注
作者: ganxianwu    时间: 2018-6-22 22:46
常见问题，软件仿真差分带AC耦合电容就会出现。原因是电容没充满电，直流点达不到要求。需要修改下电容的模型。增加个spice语句，让电容在0s之前充满电。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2