EDA365电子工程师网

标题: FPGA仿真 [打印本页]
作者: caoweifeng    时间: 2018-3-6 14:30
标题: FPGA仿真
我最近在使用cadence仿真，建立一个差分电路，只要差分信号串联电容后，其直流分量的幅值就不同，您帮我解释下吗？谢谢
7 v& Q0 u$ x) K2 n$ u( ?# ~5 \' ]' x0 k

仿真.png (20.61 KB, 下载次数: 0)

仿真.png
作者: heliu0017    时间: 2018-3-7 13:19
你需要把你的电路图一起贴出来。
作者: gavinjzz    时间: 2018-3-8 15:07
差分信号串联电容本来就是隔直通交
作者: arod13    时间: 2018-3-12 11:14
要看你串聯電容值多大~~通常在做仿真會用0歐姆來取代電容值不然會有DC不收斂導致DC Level整個偏掉發生非因果性關係
作者: caoweifeng    时间: 2018-3-13 15:43
arod13 发表于 2018-3-12 11:14
# P/ D( e" v1 m要看你串聯電容值多大~~通常在做仿真會用0歐姆來取代電容值不然會有DC不收斂導致DC Level整個偏掉發生非因 ...
3 n! n* Y* d* E. z
电容470pF,谢谢您的回复7 t* M8 e% B8 F. a0 W& ^: F5 U
作者: arod13    时间: 2018-3-13 19:51
假設說是高速Interface如SATA,PCIe,SAS等這類的- i: f1 h: u" B' f0 \, c5 _
通常電容都是用0.1uF或0.01u左右: ]1 Z) Q* M5 s" ?
470pF太小低頻的部分包含DC會被濾掉
, Q) O' F, ]1 V1 O5 R9 [" D如果把時間拉長來看波型會發現整個都在飄- Z- \& w* S2 Z7 Q0 ]
總之不建議用那麼小的電容
作者: caoweifeng    时间: 2018-3-14 16:46
arod13 发表于 2018-3-13 19:51
* p" ^4 i3 V! _. K9 N2 Y假設說是高速Interface如SATA,PCIe,SAS等這類的/ j# V( J. K6 l6 }. s) }' l' d. v
通常電容都是用0.1uF或0.01u左右3 u0 F  w0 }( e" t4 L7 @0 v
470pF太小低頻的部分包 ...

& ?& |, j8 D; I5 D* g好的。大谢。。
! L$ F/ k) s0 j( e. x- {
作者: zcs525    时间: 2018-4-3 09:40
关注
作者: ganxianwu    时间: 2018-6-22 22:46
常见问题，软件仿真差分带AC耦合电容就会出现。原因是电容没充满电，直流点达不到要求。需要修改下电容的模型。增加个spice语句，让电容在0s之前充满电。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2