EDA365电子工程师网

标题: 单片DDR3L是否需要做端接？ [打印本页]

作者: dqwuf2008 时间: 2018-2-10 09:49
标题: 单片DDR3L是否需要做端接？
单片DDR3L的地址线和控制线是否需要做端接，上拉至VTT？
如果不用端接的话，地址线和控制线是否可以通过源端串电阻来满足信号完整性来实现？

作者: bluskly 时间: 2018-2-10 16:47
我记得以前设计我们好像都是对控制线地址线做端接上拉到VTT的

作者: dqwuf2008 时间: 2018-2-10 17:17

bluskly 发表于 2018-2-10 16:47
3 j y; n2 K1 B/ b d; V4 K我记得以前设计我们好像都是对控制线地址线做端接上拉到VTT的

单片DDR3也是做上拉到VTT的端接吗？

作者: dahai1221 时间: 2018-2-23 14:09
学习

作者: mening 时间: 2018-2-24 11:23
不需要，千万不要端接

作者: dqwuf2008 时间: 2018-2-24 17:30

mening 发表于 2018-2-24 11:23
% w9 U- N, ^$ v; v1 x: {不需要，千万不要端接

为啥？之前遇到过问题吗？

作者: 超級狗 时间: 2018-2-24 21:53
看你是用 Tree 或是 Fly-By 的架構

DDR3 Fly-By Architechture.jpg (54.03 KB, 下载次数: 1)

DDR3 Tree Architechture.jpg (46.03 KB, 下载次数: 0)

631.67 KB, 下载次数: 17, 下载积分: 威望 -5

作者: dqwuf2008 时间: 2018-2-25 08:07

超級狗发表于 2018-2-24 21:53
) x* O R8 u6 H4 a( R' I4 ^看你是用 Tree 或是 Fly-By 的架構

老大，我说的是单片的DDR3L，因此不存在什么fly-by和T型拓扑结构了，并且是工业场合应用，对可靠性要求比较高，我感觉还是用终端上拉到VTT的这种端接模式要好一些

作者: lazybear 时间: 2018-2-26 15:17
目前我们的DDR3一般都Adress/Control是不需要上拉了，工作都正常。但是这应该与各个主CPU的要求有关。

作者: dqwuf2008 时间: 2018-2-26 18:04

lazybear 发表于 2018-2-26 15:17
+ i- ^7 W. `- w( i1 N6 A目前我们的DDR3一般都Adress/Control是不需要上拉了，工作都正常。但是这应该与各个主CPU的要求有关。

你们用的几片DDR3？时钟频率跑到了多少？

作者: 下雨天睡觉 时间: 2018-3-3 08:47
单片不需要，应用求稳妥的话可以把ODT打开。我们之前用DDR3和DDR3L都没有做端接，而且也都通过的chamber的高温低压（高温80度，低压1.425V）测试。DDR工作是否稳定还是得看你的走线或者说DDR参数是否合理。

作者: 爱上南国的秋 时间: 2018-3-26 23:30
我觉得单片点对点的话可以用源端串阻来阻抗匹配啊，可以仿真看结果，但是仅限理论，没实际项目经验。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)