EDA365电子工程师网

标题: 关于封装、出gerber以及clearance设置的一些总结&问题，请大虾帮忙~~ [打印本页]
作者: lofeng    时间: 2009-1-10 15:41
标题: 关于封装、出gerber以及clearance设置的一些总结&问题，请大虾帮忙~~
本帖最后由 jimmy 于 2010-1-12 11:46 编辑 & G1 s7 l! Q$ b: ?  w" p! H7 M

2 I9 _, q8 G- t# o  w% A5 e1.在PCB decal Editor中，Display Color Setup对话框显示如下：
1 B+ u/ _1 @" E1 n" b
4 |9 N& w4 W, i; ~/ }9 u* W' h6 p
! @" R7 D" }* N3 [6 S/ F
! D- {5 ^" l, P0 |" y" x  U" Z
; K1 r& ]5 x( ^
& S4 M2 R& ?1 V+ V% N5 z) S该工具栏对应的功能，其中标记的图标对应的功能为 Add New Label
  [' T+ _9 D! S3 uTerminal /2D line /Text /Copper/Copper Cut Out/Keepout/From Library/Wizard/Add New Label9 c. \5 Q5 r9 ]
7 Y( p: l" T0 V1 c  X1 e6 \7 Q
做封装时，Terminal /2D line /Text /Copper工具分别对应Design items中的pads /lines /text /Copper，Keepout工具对应Outlines中的Keepout。做好封装在Layout中调用该封装时，Design items、Keepout是不能单独被选中、操作的，而必须作为一个component来进行操作。要修改的话也只能进入Edit Decal才能修改的。而在出gerber时，Terminal对应的是pads；2D line画的图形以及Text均对应为Outlines（坛子里有大虾说过在Layout中line画的图形对应为outlines，个人没有试验出来，因为filter中没有选项来让选中outlines）；Keepout在Layout中对应的是什么我也还不确定，但是可以肯定的是，在出gerber时，它对应的是Keepout。
  o% K9 j1 s6 d7 a8 n6 A& Z这里有个问题，就是在做封装时，在哪些情况下是需要做keepout的？画keepout时其准则是什么？/ W* E( }: g( P! `
至于Copper Cut Out，在Layout中还能看到，但是在出gerber时，不管选中什么都不能导出该内容。
: T2 @/ E3 G% N& E/ tAdd New Label工具可以添加一些Label，诸如Res.Des.，Part Type等Label，这些在Layout中是可以单独选中并操作的，在出gerber时也是有相应对应的。常用的Label主要是Res.Des.和Part Type。其他的Label没有使用过，所以不是很清楚，所以就不做说明了。9 f3 U# t0 C. Q+ W: K
- n% K; }' ~3 a: g6 B  P
0 p- V* m* H& B& c( @7 v
* t1 A0 K6 T2 A5 W# h3 l8 j
/ S! o$ M& c8 n. S. }" ~( z! I
在封装设计时，还有Decal Rules，这个有什么好处呢？有在做封装时设置这个的么？如果设置的话，大致都是怎样设置的呢？- x8 d( G  ^/ o3 j+ y' j

; N9 s% r1 T+ p3 e9 m
/ O( ?. z7 t* d1 k! E( f5 G& }Layout中相关的items：! n$ F) _. X& X. ~: {& B' A9 C
 ! Y7 o- h, \$ \- H+ b! g
他们在出gerber时的所对应的很明了，所以就不说了。
! i6 ]4 j, q" b/ W9 x& }+ l. {& F$ ]7 E1 X) c" h( [6 X

5 N- p* @9 h  z; \5 g; p" I
) X9 |$ ~3 K3 Y  G" E! E& C1 c- g$ u2 f% |/ _. k
作者: lofeng    时间: 2009-1-10 15:43
本帖最后由 lofeng 于 2009-1-10 15:45 编辑 ' ~8 M8 k4 u0 [2 }8 r

: h5 ]' J0 ^3 N+ y) g2.Layout中Design Rules中clearence设置相关  q. b  U7 B# e3 n$ j) q

9 W  f8 E% A3 W- S1 k0 G; R4 o  o, \" F
Same net部分在手册中已经有了说明，如下图所示：% w# E3 A* m+ ^0 P5 T

7 e8 {* v/ x) |! m' }( u5 r; q6 i+ m3 R: n! ^" M

6 j2 X4 d0 ^, t; hClearance部分就要说明一下了。
6 V4 f% u& M7 |/ Q2 u0 L* d首先得了解trace、via、pad、smd、text、copper、board、drill在Layout中指的是哪些对象，只有明白了这个，才能设置好想要的clearance。
9 b9 M) ~, o7 V2 w8 v& ~- J# }Trace、via都很明了，而pad指的是插件的焊盘（through hole pad），smd指的是贴片的焊盘（surface mount pad），text、copper、board也很明了。最后那个drill我还没有明白它指的是什么。+ ?4 Q* K9 x" p. a9 R- N* ^
表格中已经包含了大部分的对象之间的间距规则设置。除了lines没有做出说明外，其他的都已经做了说明。但是要注意的是，text与copper之间的间距是遵照text与trace之间的规则。如下图所示。
2 N4 q/ Y0 f& P& @, F
作者: lofeng    时间: 2009-1-10 15:47
最后那个drill to drill有什么用处呢？& {! N5 o; D( e8 [/ |! J* I
body to body指的又是什么呢？本以为指的是元件跟元件之间的最小距离，但现在发现好像不是那样的
作者: lofeng    时间: 2009-1-11 11:56
突然想起在verify design 时，设置的clearance值对在封装中添加的line/text/copper也是有影响的，所以一般建议把line/text画到丝印层等相关层上去- F, M3 E' J7 @
作者: lofeng    时间: 2009-1-11 13:16
检查间距时，发现在一些元件的text处和我的布线交叉时，会报间距太小等错误！而当我打开该pcb元件封装时，发现这些text是在top的位置；而我把这些text改到顶层丝印层时，就没有错误了（在封装中添加的text也是如此，而且这种text在layout是outline类型的，要想在丝印层显示出来，必须设置好丝印层outline的显示颜色）& M# r" K) d3 w( j# r- a
我发现每次更改过tool－verify design－clearance－setup中的一些check后，检查，再改回原来的设置，居然报的错误数目相差很多，有时候No Error，有时3个，有时15个，有时60多个。错误基本都处在元件外框的text标识和走线的重叠处。) q& f2 I/ H; W# c
报错误如下：9 v( Q  t. W( t8 k% Q, v- b
(xxx,yyy  L1)distance between tracks too small: COMPONENTS FREE TEXT, TRACE (aaa, bbb) distance is less than 0.15247 m. e, R1 @0 a. x0 ~
(xxx,yyy  L1)distance between tracks too small: COMPONENTS FREE TEXT, TRACE (aaa, bbb)  overlapping
作者: lofeng    时间: 2009-1-14 17:22
自己顶起~~
作者: cake    时间: 2009-1-14 23:06
LZ的说的问题，我也遇到过，呵呵，帮你顶下
作者: zhtoad    时间: 2009-1-15 20:47
body to body 不是 器件与器件的距离吗?
作者: xwm814    时间: 2009-1-16 14:32
帮忙顶下，总结的很细。
作者: threetigher    时间: 2009-2-5 03:00
mark，学习之！
作者: newone    时间: 2009-2-5 21:26
总结的好，以前很多自己还没有认识到
作者: lofeng    时间: 2009-2-28 14:55
body to body 不是 器件与器件的距离吗?5 W& ~7 Q# i9 x- _
zhtoad 发表于 2009-1-15 20:47
/ n+ l! G! @8 f3 Z; W6 Z
是的 只是默认设置是不检查该项的 而我不知道 所以就困惑了
作者: anbylou    时间: 2009-9-11 14:48
我个人觉得，每次在完成布局之后还是要去检查一下body to body的间距问题，因为会出现，两个元件重叠而被忽视的问题，到时候等到出图了还是没有发现，后果就严重了。body to body指的是原件边框和元件边框的间距（注意：特指边框在和pad是同一层的，也就是，如果边框不画在元件层，是drc检查不出来的，所以要求做库的规范化）。
作者: fengcheng    时间: 2009-11-24 11:44
好东西！
作者: lisaliang0520    时间: 2010-1-9 15:21
我看了半天还是不知道去哪里检查阿!
作者: eie    时间: 2010-1-9 15:55
"Keepout在Layout中对应的是什么我也还不确定，但是可以肯定的是，在出gerber时，它对应的是Keepout。这里有个问题，就是在做封装时，在哪些情况下是需要做keepout的？画keepout时其准则是什么？"
8 ]) y7 ]: j2 s& ?! F8 y2 N  a这应该没什么准则的吧.在做元件时,你想在这个元件的内部或周边或你喜欢的地方给它划块地盘,想让谁进来出去,在Layout时它就会遵守你指定的规则. 那块地盘就象你家一样,非请而入的不速之客非盗即贼,你会不会把他赶出去.
作者: keling    时间: 2010-1-9 16:07
回复 14# anbylou 1 B: h& W- x  q4 X2 ?& k
% X1 A* h' B) b$ X9 h6 ~- y0 f) f2 M
, C3 L  @, {7 v& A
   问一下， 那元件边框放在丝印TOP层是规范的吧BODY TO BODY 就不会检测到吗。把元件边框画在元件顶层的话，翻转后边框还是在元件顶层的。
作者: eie    时间: 2010-1-9 16:10
"至于Copper Cut Out，在Layout中还能看到，但是在出gerber时，不管选中什么都不能导出该内容。"
4 T- J) _$ Y6 C
( Y3 M. Q7 j5 u/ C2 w这个还不好解释吗, 英文直译:" 那块铜皮,割开了,扔掉!"  你在Layout时是割开了,但你还没扔掉它,所以出Gerber时它还那里呆着呢
作者: anbylou    时间: 2010-1-11 20:21
回复 18# keling
  |8 r0 r3 P6 A$ P2 e4 N1 J9 `: C4 {: E# L& ~
  z3 ]6 l' S/ B+ g) n' o: j( g6 E3 x
    元件边框是你做封装时候做上去的，翻转了，丝印也跟着翻转的啊
作者: eie    时间: 2010-1-11 23:53
他的意思是:
/ G. t* b, C9 I; ?"元件边框放在丝印TOP层,BODY TO BODY 就不会检测到吗"?, n4 c2 m/ b' b1 x
然后再告诉你:
" `& v: I; d; S; ?"把元件边框画在元件顶层的话，翻转后边框还是在元件顶层的。"
作者: keling    时间: 2010-1-12 08:42
回复 21# eie 6 q6 K- u7 c" M$ Y+ c. C
, H! s9 V- \9 G

3 C5 y! p' Q1 p# p4 p    还是你看理解我的意思了。望可否能解答。
作者: eie    时间: 2010-1-12 09:46
解答什么呢？ 6 A2 |" R3 B  L/ @- a6 L
Pads 2005/2007/9.0 我都没用过， 现在只用9.02.; O5 K, b; l/ P0 w
你们说的 2D line  或Text 或 outline放在元件TOP层时，9 f" r. g0 I5 X' v. P& r9 W8 b
在Verify design时，（其实上述那几个东东不管放在哪一层，只要靠得太近或象14#说的叠在一起。）软件警告Error，这就是这个软件的规范之处，当然你可以忽略这个警告Error，但做出来的产品丝印一塌糊涂那就好玩了。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2