EDA365电子工程师网

标题: 硬件上拉问题 [打印本页]

作者: dqwuf2008 时间: 2018-1-23 14:54
标题: 硬件上拉问题
信号既要上拉还是加一个串联电阻，有两种方案
1.是先上拉，然后再串电阻
2.是先串电阻，然后再上拉
哪种方案好，原因？

1.png (11.12 KB, 下载次数: 3)

作者: yjj198709 时间: 2018-1-23 16:23
个人愚见。看样子第一种方式好一点，上拉可能是open-drain，而串联的电阻是为了抑制反射的作用，预留设计。上拉如果是必须的话，那么后期测量信号时，还能断开串联电阻并保持上拉去量测源端的波形，这样可能测试上好一点。

作者: wistful555 时间: 2018-1-24 09:05
我也想知道原因。。。

作者: 岁月印记 时间: 2018-1-24 17:43
如果串联的是0Ω，就无所谓了，如果串联的电阻有一定的阻值，一定要用第一种，因为当输入低电平时，第二种有可能无法拉低。

作者: lize314 时间: 2018-1-26 11:02
感觉是第一种好些

作者: 岁月印记 时间: 2018-1-26 13:12

岁月印记发表于 2018-1-24 17:430 e. T6 F5 ^& G7 f
如果串联的是0Ω，就无所谓了，如果串联的电阻有一定的阻值，一定要用第一种，因为当输入低电平时，第二种 ...

请问有什么区别？

作者: yjj198709 时间: 2018-1-26 17:16

yjj198709 发表于 2018-1-23 16:23
" C$ |0 u8 {& l" l个人愚见。看样子第一种方式好一点，上拉可能是open-drain，而串联的电阻是为了抑制反射的作用，预留设计。 ...

狗版主好，

作者: 渔牧人 时间: 2018-1-27 15:51
第一种比较好，第二种拉低的时候会造成分压。第一种就不会有这一种情况，电阻大小可以根据自己需要选择。

作者: skywn 时间: 2018-1-29 12:26
来学习一下，感觉第一种比较好。

作者: 风萧萧 时间: 2018-2-1 10:00

岁月印记发表于 2018-1-24 17:43) ?2 [0 o, k: @# @0 a t
如果串联的是0Ω，就无所谓了，如果串联的电阻有一定的阻值，一定要用第一种，因为当输入低电平时，第二种 ...

这个问题一直想搞明白，谢谢了！

作者: 林少230 时间: 2018-2-3 15:06
学习了

作者: radishoo 时间: 2018-2-10 17:38
这个学习了！

作者: lilacbear 时间: 2018-2-13 23:16
谢谢学习了

作者: dahai1221 时间: 2018-2-23 14:00
我也感觉第一种

作者: dahai1221 时间: 2018-2-23 14:00
防止信号反射

作者: dahai1221 时间: 2018-2-23 14:07
支持一下

作者: bmhj 时间: 2018-3-5 11:28
很好

作者: 农民工 时间: 2018-3-23 11:41
学习了。

作者: 啊荣 时间: 2018-3-31 18:35
第一种

作者: dqwuf2008 时间: 2018-4-1 07:19
我最新的研究是第二种方案把串联电阻去掉，即终端上拉端接，是4大端接形式的一种，这种才应该是终极的解决方案

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)