EDA365电子工程师网

标题: 第5章过孔仿真与设计---问题与答疑 [打印本页]

作者: amao 时间: 2018-1-12 08:39
标题: 第5章过孔仿真与设计---问题与答疑
本帖最后由 amao 于 2018-1-12 08:45 编辑

第5章过孔仿真与设计

作者: Simentic 时间: 2018-1-20 17:32
老师们，请教下，图中红圈的地方是因为仿真软件本身的问题么？？

Via.PNG (49.55 KB, 下载次数: 3)

作者: ray 时间: 2018-1-22 11:45
提示: 作者被禁止或删除内容自动屏蔽

作者: mingzhesong 时间: 2018-1-24 09:26
第5章，书的第96页，公式里面的 Tr10-90 是什么意思？

作者: mingzhesong 时间: 2018-1-24 10:07
第97页，图5-6的 TDR是指什么？

作者: ray 时间: 2018-1-24 10:18
提示: 作者被禁止或删除内容自动屏蔽

作者: ray 时间: 2018-1-24 10:28
提示: 作者被禁止或删除内容自动屏蔽

作者: GHOST 时间: 2018-1-24 11:39

作者: faqian 时间: 2018-1-24 16:25
本帖最后由 faqian 于 2018-1-24 16:27 编辑

能分享一下3d via wizard的软件么？感谢！（官网登不进去，网上其他资源下载不了）

作者: mingzhesong 时间: 2018-1-24 16:56

这个我按书上的做的，但是出来的TDR阻抗曲线和书上的不完全一样，检查了一下没有发现哪里有问题。

微信图片_20180124165435.jpg (303.52 KB, 下载次数: 0)

作者: mingzhesong 时间: 2018-1-24 16:57

ray 发表于 2018-1-24 10:28
TDR全名叫“Time Domain Reflectometry”,用来测试传输线的时域反射情况，是一种判断传输线特性阻抗 ...

谢谢，非常感谢！

作者: mingzhesong 时间: 2018-1-24 17:30
5.4 产品单板高速差分信号过孔优化仿真

这里除了书中所说的参数值，其它参数值应该是和5.2和5.3章节所说的一直，然后出的仿真图吧？比如材料同样是M6_3R5,叠层同样是14层相关的设置吧？

作者: L☆√￠‰ 时间: 2018-1-24 17:46

mingzhesong 发表于 2018-1-24 16:56
这个我按书上的做的，但是出来的TDR阻抗曲线和书上的不完全一样，检查了一下没有发现哪里有问题。

请问下这个对应哪个案例图啊？这章都没看，等弄到软件先在整整看

作者: mingzhesong 时间: 2018-1-24 17:49

L☆√￠‰ 发表于 2018-1-24 17:46
请问下这个对应哪个案例图啊？这章都没看，等弄到软件先在整整看

第5章的

作者: ray 时间: 2018-1-25 08:59
提示: 作者被禁止或删除内容自动屏蔽

作者: mingzhesong 时间: 2018-1-25 10:16

ray 发表于 2018-1-25 08:59
请问具体是指哪个呢，PCIE,QSFP+还是SATA信号过孔？

三种全部，三种差分线的仿真只给了过孔尺寸结构和最终的阻抗曲线，其它层叠设置都是按之前的一样来设置做的吗？

另外我出来的曲线和书中的有差别，不知道哪里有问题？比如图5-64那个扫描结果，我仿真出来的16mil的阻抗控制在98,77到100.28，低阻抗区别有点大。

作者: mingzhesong 时间: 2018-1-25 10:32

ray 发表于 2018-1-25 08:59
请问具体是指哪个呢，PCIE,QSFP+还是SATA信号过孔？

还有比如PCIe的阻抗一般控制85，那创建差分端口的时候阻抗设置肯定也是85吧，那下边的 Reference lmpedance 要改为42.5ohm吗？

作者: mingzhesong 时间: 2018-1-25 11:05
之前的例子是14层板，差分线表层走线4.5/8,内层走线3.5/6,阻抗100

那后面三种PCIE QSFP SATA，这些分别是多少然后得出的图中的阻抗曲线？

谢谢

作者: ray 时间: 2018-1-25 11:19
提示: 作者被禁止或删除内容自动屏蔽

作者: ray 时间: 2018-1-25 11:26
提示: 作者被禁止或删除内容自动屏蔽

作者: mingzhesong 时间: 2018-1-25 11:45

ray 发表于 2018-1-25 11:26
因为不了解你的仿真文件差别在哪里，你方便的话，把图5-64的仿真文件传上来，我查看下文件设置是否有差异 ...

HFSS.zip (111.01 KB, 下载次数: 13)

你看看哪里有问题，谢谢!

作者: ray 时间: 2018-1-26 09:19
提示: 作者被禁止或删除内容自动屏蔽

作者: ray 时间: 2018-1-26 09:29
提示: 作者被禁止或删除内容自动屏蔽

作者: mingzhesong 时间: 2018-1-26 14:46

ray 发表于 2018-1-26 09:19
HI,我校验了你的过孔建模文本，和书中一致，同时也跑了你提供的模型文件，确实和书中有差异，如下图所示 ...

谢谢解答，明白了，非常感谢！

作者: wx_Dg5kCLTC 时间: 2018-1-29 16:09
毛总，3D过孔建模的小软件能否发一下，

作者: 18392628582 时间: 2018-1-30 19:28
第5章10页上面写的，起始层为第一层，线宽为4.5mil,结束层为第三层，线宽为3.5mil，这两个值如何得到的?

作者: mingzhesong 时间: 2018-1-30 19:54

18392628582 发表于 2018-1-30 19:28
第5章10页上面写的，起始层为第一层，线宽为4.5mil,结束层为第三层，线宽为3.5mil，这两个值如何得到的?

根据叠层和阻抗算出的线宽，做PCB的时候，一开始就会先确定叠层然后确定用什么材料，然后确定阻抗，然后算差分线线宽线间距。

作者: 18392628582 时间: 2018-1-31 08:35
xiexie

作者: GHOST 时间: 2018-1-31 09:45

18392628582 发表于 2018-1-30 19:28
第5章10页上面写的，起始层为第一层，线宽为4.5mil,结束层为第三层，线宽为3.5mil，这两个值如何得到的?

叠层算好了有阻抗信息的，可以叫工厂提供，类似下面的

作者: 18392628582 时间: 2018-1-31 19:07

GHOST 发表于 2018-1-31 09:45
叠层算好了有阻抗信息的，可以叫工厂提供，类似下面的

感谢！

作者: buymoreba 时间: 2018-2-1 10:57
请教第五章p96 p97对stub参数扫描，从5到53.7mil，这个参数在哪里设置？

作者: buymoreba 时间: 2018-2-1 13:47
已搞清楚，backdrill不能设0，否则没有这个选项。

作者: superlish 时间: 2018-2-1 14:15
用个变量代替数值，就可以扫描变量了

作者: 荭儿 时间: 2018-2-5 15:16
P108的“Via”选项卡设置最后一项：“Diff Pair”里面的下拉“1、2、SE”分别代表什么意思？

作者: 荭儿 时间: 2018-2-6 09:55

faqian 发表于 2018-1-24 16:25
能分享一下3d via wizard的软件么？感谢！（官网登不进去，网上其他资源下载不了）

这有一个连接可以下载：https://www.eda365.com/thread-79241-1-1.html

作者: 荭儿 时间: 2018-2-6 09:56

wx_Dg5kCLTC 发表于 2018-1-29 16:09
毛总，3D过孔建模的小软件能否发一下，

这有一个连接可以下载的：https://www.eda365.com/thread-79241-1-1.html

作者: pigrider 时间: 2018-2-22 00:05
研究研究

作者: sccleo 时间: 2018-2-23 15:02
学习学习

作者: delilah 时间: 2018-2-23 15:17
请问毛哥和大家，我用的ANSYS 2017.1 desktop，用这个小工具generate project的时候好像不能成功parser，没有生成vbs诶。。。

作者: amao 时间: 2018-2-24 08:41
如图所示

test.png (31.61 KB, 下载次数: 1)

作者: zsdgogo 时间: 2018-2-26 14:45
仿真出来的图只是过孔的阻抗吗？引出的走线阻抗有反映在图上吗；另外如果ant-pad设置过大，会不会走线没有参考，影响走线的阻抗？

作者: LEAD 时间: 2018-2-26 16:34
老师有时间麻烦您帮我看一下这个文件，是我操作问题导致最后出现不了书本P119页图5-64曲线吗？
我按照书本一步一步设置仿真，能看到图5-56阻抗曲线图，再按照后面的设置图5-64的阻抗扫描曲线，是不是我的操作问题？这是部分操作和Via文件.

1.png (93.52 KB, 下载次数: 0)

2.png (60.82 KB, 下载次数: 0)

Via.zip

108.89 KB, 下载次数: 5, 下载积分: 威望 -5

作者: fendou9 时间: 2018-2-26 23:01
学习

作者: 大风起_云飞扬 时间: 2018-2-28 17:17
ansys 2017，没有生成vbsD:\捕获.PNG

作者: 大风起_云飞扬 时间: 2018-2-28 17:18
ansys 2017，没有生成vbs，报错HFSS.vbs不存在。
毛哥，求助！

作者: 大风起_云飞扬 时间: 2018-3-5 09:42
就是拿via wizard按照第四章流程建过孔，最后generate project报的错，HFSS.vbs不存在

作者: deficit 时间: 2018-3-9 16:23
请问下如果是仿真连接器的引脚，也是相当于过孔，但是差别是只会有一对直接引出的走线。
那这种情况下，激励源怎么设置呢？

作者: deficit 时间: 2018-3-13 17:24
类似图片如下，想仿真这个高速连接器的反焊盘设计。
书里的例子是过孔的，我觉得连接器的模型应该也是类似，但是不知道激励源要怎么画，要怎么设置？

作者: GHOST 时间: 2018-3-14 09:19
本帖最后由 GHOST 于 2018-3-14 09:20 编辑

deficit 发表于 2018-3-13 17:24
类似图片如下，想仿真这个高速连接器的反焊盘设计。
书里的例子是过孔的，我觉得连接器的模型应该也是类似 ...

这个试试看

作者: bingshuihuo 时间: 2018-4-4 02:48

大风起_云飞扬发表于 2018-3-5 09:42
就是拿via wizard按照第四章流程建过孔，最后generate project报的错，HFSS.vbs不存在

你这个问题搞定了没有我也遇到这样的问题不知道怎么解决

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)