EDA365电子工程师网

标题: 1932个焊点的FPGA如何扇出 求指教 要多少层 [打印本页]
作者: liuchao6102616    时间: 2017-12-26 11:00
标题: 1932个焊点的FPGA如何扇出 求指教 要多少层
1932个焊点的FPGA如何扇出  求指教 要多少层
, d8 I4 s# {- x% j7 r! A, ^

D.jpg (1.32 MB, 下载次数: 13)

D.jpg

DD.jpg (594.11 KB, 下载次数: 1)

DD.jpg
作者: GHOST    时间: 2017-12-26 11:55
这个说不准的吧，叠层还得看板厚，板厚不够也叠不出来高层的9 h7 d$ m1 j  o# @4 b. Y6 K
另外还得看多少网络， PIN间布一根线还是2根线也是不同的8 Q3 I0 E, o$ p$ I! p7 ]( ]+ o
估计要到18-20层左右
作者: kevin890505    时间: 2017-12-26 14:12
看芯片具体功能引脚分布了，同样封装的BGA，扇出层数差距大大的。有些厂家会针对BGA引脚分布做优化，就可以节约层数，有些很随意就比较蛋疼。
作者: liuchao6102616    时间: 2017-12-26 14:28
GHOST 发表于 2017-12-26 11:55
) _0 Y% Y! d5 P* [3 m* T这个说不准的吧，叠层还得看板厚，板厚不够也叠不出来高层的
0 M- i1 h; s* k% N另外还得看多少网络， PIN间布一根线还是2根 ...

: s$ I; @6 L4 H3 U多谢: X! o* g% O# L
作者: liuchao6102616    时间: 2017-12-26 14:29
kevin890505 发表于 2017-12-26 14:12& T% r7 w6 e8 L" I: Y, O0 p' v
看芯片具体功能引脚分布了，同样封装的BGA，扇出层数差距大大的。有些厂家会针对BGA引脚分布做优化，就可以 ...

- h: r, V5 z* F) q多谢  12层应该差不多2 j* i- o' a' S) a2 }( H
作者: zyh610710    时间: 2017-12-26 15:31
可以自己预估一下，前两排走表层，3，4排走背面，后面的就用内层去算，单端信号，还是差分信号，看信号的分部来评估板子的层数，至于超板厚不能加板厚就只能叠相邻层
作者: 這侽孓譙悴丶    时间: 2017-12-26 15:32
本帖最后由 這侽孓譙悴丶 于 2017-12-26 15:34 编辑
, t7 e9 b$ A' I* @
) Z; j7 K& q  _/ V% V& m8 l: U9 ?自己导入后根据网络的分布（如果功能用得多网络自然就多，如果有些功能没用到自然就有些地方有空Pin，有没有空Pin对布线影响很大）以及布局大概散出一下评估就差不多了，前两排可以拉出去，加上FPGA可以换PIN有些网络顺序就不用担心了，然后再看看电源通道，自己大概评估下！
作者: cjkao    时间: 2017-12-26 15:59
XILINX 有份文件可參考看看
5 p$ K( C( c7 W% Nhttps://www.xilinx.com/support/d ... ce-design-rules.pdf
作者: 南林维京    时间: 2017-12-28 16:06
这FPGA应该是1mm的，! ~1 u2 G# Q2 u! w" r% W
1.首先最外面2排的pin,可以拉出去打孔! E  b+ f6 J4 [# m1 i) N6 o) R7 T
2.通常情况下2个pin之间可以走2根线，你可这样大概走一下，算下多少层能走完，
6 {5 s# T$ m. S0 C. r5 e3.当然你要把电源用到的层也要算进去；
- ~9 |0 i9 _% q2 z4.还有就是要考虑，走线是不是顺的，交叉多不多。有没有特别信号等，不过FPGA，是可以做SWAP pin.
9 J9 `% M! X5 T* G! u5.同时也要考虑板厚，厚比等2 e0 v% q" S6 Z) u* j
& u. r7 t" _$ P3 X
以上个人意见。
作者: liuchao6102616    时间: 2017-12-29 16:34
南林维京 发表于 2017-12-28 16:06
8 R5 e1 V* ]4 _0 I: z" X这FPGA应该是1mm的，
* z6 h1 ~8 V( C! Z& ?( r# m8 h  [. p1.首先最外面2排的pin,可以拉出去打孔2 M1 r# F. I0 H5 J) m
2.通常情况下2个pin之间可以走2根线，你可这 ...
7 \2 E! i; K3 g- m1 f
了解了  多谢！
' U0 r8 o" H: ]! N( z
作者: liuchao6102616    时间: 2017-12-29 16:34
cjkao 发表于 2017-12-26 15:59
2 ]4 c5 w  a" }* {; T6 t2 X$ hXILINX 有份文件可參考看看
1 z4 {! W8 D: \7 J$ n; Ohttps://www.xilinx.com/support/documentation/user_guides/ug1099-bga-devic ...

1 V8 j& a: I- X: e多谢！3 m  z$ o3 E" Y6 O1 E
作者: liuchao6102616    时间: 2017-12-29 16:35
這侽孓譙悴丶 发表于 2017-12-26 15:32/ j4 J. g; I$ N2 Z8 U
自己导入后根据网络的分布（如果功能用得多网络自然就多，如果有些功能没用到自然就有些地方有空Pin，有没 ...

5 d4 S1 k( o8 o了解了  多谢！
* l9 h1 T+ |  z1 T. l" c
作者: liuchao6102616    时间: 2017-12-29 16:35
zyh610710 发表于 2017-12-26 15:31' O# l" [6 n4 x
可以自己预估一下，前两排走表层，3，4排走背面，后面的就用内层去算，单端信号，还是差分信号，看信号的分 ...

! U% K4 j1 }7 A: b( U了解了  多谢！
- U' E1 Y  z! T& r3 a



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2