EDA365电子工程师网

标题: ratsnest_schedule鼠线问题 [打印本页]
作者: faeng    时间: 2017-12-20 17:29
标题: ratsnest_schedule鼠线问题
在PCB设计的时候，开始面板时，我喜欢把电源网络设置成ratsnest_schedule的power_and_ground7 U0 F4 d% N1 U% g+ M( x
但是把地设置这个属性后，将地网络打孔的时候，文件变得好卡好卡?  有没有遇到过这种问题的兄弟？一起分享分享* Z" i7 o6 Q! p: ~# f1 M- F
我把opengl关了后还是一样的卡
0 }; r% B* F2 ~" K' A
作者: yangjinxing521    时间: 2017-12-20 21:32
设置成无飞线就好了吧。。。
作者: kevin890505    时间: 2017-12-21 15:39
把原理图里面这个属性删了，然后PCB里面也删了，重新添加即可，属于兼容性BUG
作者: kinglangji    时间: 2017-12-21 17:02
kevin890505 发表于 2017-12-21 15:39
, S* P, P* o8 v把原理图里面这个属性删了，然后PCB里面也删了，重新添加即可，属于兼容性BUG

1 E. }+ o. }0 O5 Z7 D这么有空。。4 W" @% M$ y4 Y4 {
作者: faeng    时间: 2017-12-22 22:41
kevin890505 发表于 2017-12-21 15:39
( K& v: E! K4 Y2 f7 }! v把原理图里面这个属性删了，然后PCB里面也删了，重新添加即可，属于兼容性BUG
/ i" w+ e) I- }3 {) Y( H4 z
版本问题么？
7 z" X$ m* a! e. W  我的好像16.6是打的100的补丁
% U/ `6 U' {3 b8 b5 m4 Q  哪个补丁不会出现这种情况 呢？
" C3 c5 _* G$ a, c3 M4 ^+ M
作者: kevin890505    时间: 2017-12-23 11:30
faeng 发表于 2017-12-22 22:412 J0 z  M4 {0 ]% ?' R5 d( k
版本问题么？* \2 z6 _7 `6 E+ A! [
  我的好像16.6是打的100的补丁. N+ _7 o# @) E% Z  y$ R
  哪个补丁不会出现这种情况 呢？
: K8 G. ?+ f$ R0 _/ u5 n" R  I$ F
和这个貌似没关系，我记得之前碰到是因为是基于15还是什么版本修改的原理图，导进来就有这问题，但是把原理图里面清除属性，把PCB的power删了再手动添加就没事了。
8 |: F3 U' P/ @0 G. q- Y, X
作者: faeng    时间: 2017-12-29 09:07
kevin890505 发表于 2017-12-23 11:30+ Q3 ?+ P, A/ {# W. s4 `
和这个貌似没关系，我记得之前碰到是因为是基于15还是什么版本修改的原理图，导进来就有这问题，但是把原 ...
; r1 ?/ W& t2 V1 g# U
谢谢解答4 L1 g( ^& m3 u3 m




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2