EDA365电子工程师网

标题: 485通信隔离电路设计通信不了问题请教 [打印本页]
作者: 六画玄辉    时间: 2017-12-19 15:02
标题: 485通信隔离电路设计通信不了问题请教
下图是一个带隔离的485通信电路，调试的时候发现这样设计通讯不了。调试程序是用数据回环测试调试的，也就是通过USB转485给板子发什么数据就收到什么数据并用串口助手打印出来，帮忙分析下问题出在哪里？谢谢！+ I5 i! _3 B: [/ h/ M; q# k
1 ^2 L% F2 Q! }' j( [
作者: renxiangbing1    时间: 2017-12-19 20:13
485的方向和发送的网络标号一样了，原理上没啥问题
作者: guhanzuiying    时间: 2017-12-20 10:19
看下光耦的规格书  你串的1K电阻应该大了   485—TX加个上拉试试
作者: Leeone    时间: 2017-12-20 19:14
1、光耦三级管输出要加上拉! ]6 \+ x3 P& m; R1 P" i1 T
2、光耦二极管测串的电阻有点大，根据传输比计算下合适的阻值
作者: AD9_PCB    时间: 2017-12-21 11:50
分析:) x6 F$ H) z3 ^& ^. O3 }
1、485EN接了上拉电阻4.7K，那么当MCUTX为0的时候485EN为高电平，485芯片使能发送；当MCUTX为1的时候，485EN为低电平，485芯片使能接收，关闭发送。这有问题吧。; i6 u' j4 J9 G1 E0 g7 q. \
2、MCUTX不发送的时候，485EN好像是在上拉状态，那么接收使能是关闭的啊( g9 [  g7 v4 P% f" M
作者: gaochengmcu    时间: 2017-12-22 09:31
上示波器
作者: 六画玄辉    时间: 2017-12-23 10:25
AD9_PCB 发表于 2017-12-21 11:50
, P* M: f7 r: q( I& A分析:# T5 W5 l4 p; _4 @( G
1、485EN接了上拉电阻4.7K，那么当MCUTX为0的时候485EN为高电平，485芯片使能发送；当MCUTX为1的时 ...

$ C. m5 v9 ~2 x: |当发送0时，en管教为高，发送的0表征在AB线上。当发送1时，en管脚拉低，AB线上呈高阻态，由于A上拉，B下拉，AB线上大于0.2V所以AB为高电平。这是自收发电路原理
2 r4 D8 A  V2 `
作者: 六画玄辉    时间: 2017-12-23 10:29
AD9_PCB 发表于 2017-12-21 11:50* W  }  f. y1 `
分析:
( @5 K  ?, S6 R) O2 O* R 1、485EN接了上拉电阻4.7K，那么当MCUTX为0的时候485EN为高电平，485芯片使能发送；当MCUTX为1的时 ...
! U8 j- T/ P! M& R
至于上电en是高低，上电初始化后tx都已经设置好的
作者: wjy870825    时间: 2017-12-24 09:45
学习了
作者: 六画玄辉    时间: 2017-12-27 09:01
Leeone 发表于 2017-12-20 19:14
1 L0 n; I/ _% G1、光耦三级管输出要加上拉7 T6 h  b& x1 w' d) i4 ?4 X- g) l
2、光耦二极管测串的电阻有点大，根据传输比计算下合适的阻值
0 a; }4 S. Q* O9 C# r( O' Y# ?0 u  y
请教下，怎么根据传输比计算阻值
+ ~; X. E, `" q+ G) U% T4 U% _  G& l
作者: kewin_wang    时间: 2017-12-27 09:16
1,不用光耦，2，EN信号逻辑不正确
作者: 六画玄辉    时间: 2017-12-27 12:34
kewin_wang 发表于 2017-12-27 09:163 ?2 p; o$ s/ V8 K6 |' D
1,不用光耦，2，EN信号逻辑不正确
/ u; c7 D1 d9 T( O* s# V
哪里不正确？$ y: V6 S7 }4 ^/ t% r. D; M
作者: yidanshuxuexi    时间: 2018-1-3 10:56
你参考一下。
2 o  `$ k; M! L$ {, a& g$ T. ? 5 q. Q! r/ m+ D& o/ z& v  `
作者: zb213015    时间: 2018-4-27 00:01
就是TLP2368的输出引脚没有接470欧姆的上拉电阻的问题。因为这个光耦看起来自带电源引脚,但是输出引脚却是集开门输出的。
作者: 六画玄辉    时间: 2018-5-10 10:33
yidanshuxuexi 发表于 2018-1-3 10:56" E. z/ ?6 v3 ^3 m6 R/ F: @
你参考一下。
7 N) V% C. j1 a4 R) Y7 N
您好！我仔细研究了下你这个电路，无论是在3光耦模式还是在2光耦模式485收发芯片的使能脚（RE、DE）都很重要。2光耦模式下时自收发电路，3光耦模式是带使能控制的收发电路。但是有一点我不是很明白在485自收发电路中在接收总线上的数据时，TX一直是高电平吗？
% s$ ^# N' `# O; u4 Q8 i



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2