EDA365电子工程师网

标题: 关于走线方式的讨论？ [打印本页]

---

作者: lindawang117    时间: 2008-12-25 20:06
标题: 关于走线方式的讨论？

- a" w5 R0 u0 z/ a8 ?这是一根pcie的CLK线，如图所示哪个走法更正确？请说明原因
1 c$ U3 g* g. w! Y/ P4 H注：棕色的是GND，粉色的是VCC

---

作者: cc卡通    时间: 2008-12-25 20:28
我也不知道 坐等高人解答

---

作者: adwordslai    时间: 2008-12-25 21:18
当然是第一种

---

作者: zibei3hao    时间: 2008-12-26 08:01
在没有特别要求的情况下，一般都选择第一种方法，因为第二种方法会使上面那个pin点变成分支，导致该信号点在网络中起到的作用变得很小。。个人理解~！

---

作者: 31330023    时间: 2008-12-26 10:45

原帖由 zibei3hao 于 2008-12-26 08:01 发表
6 w! U% _5 p; Y6 Q3 }1 x在没有特别要求的情况下，一般都选择第一种方法，因为第二种方法会使上面那个pin点变成分支，导致该信号点在网络中起到的作用变得很小。。个人理解~！

很小究竟有多小???
如果不是非常高的速率,应该是二种都可以,都不会对系统造成失效性的影响,与其考虑这二个点怎么连,不如关注一下周边的那些东东会不会对clk有影响?边上的铜皮是电源么?
- s$ D/ h1 P$ m2 L  f# c+ Q单单说二个点怎么连的方式更好,最好就是查芯片资料,看看这二个pin的工作关系.再作定论.

---

作者: ykwym    时间: 2008-12-26 12:10
选择第一种,第2种容易阻抗不匹配,得特别设计

---

作者: xiebill    时间: 2008-12-28 22:29
个人认为第二种最好，对于阻抗还要说明驱动源与接收端，如果中间为源端，那此连接可视为星形阻抗平衡，

---

作者: homychen    时间: 2008-12-29 10:22
很明显是第一种,第二种有两个问题:一是反射问题,二是有可能引起磁效应,也就是天线效应

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2