EDA365电子工程师网

标题: 含sdram系统中数据线匹配问题 [打印本页]

作者: wzh6328 时间: 2008-1-22 20:02
标题: 含sdram系统中数据线匹配问题
系统中FPGA对SDRAM进行读写控制，包含时钟在内的所有信号由FPGA发出，请问这种时钟属于那一种？（普通时钟系统还是源同步时钟系统），终端匹配时需要在FPGA和SDRAM两端都进行串行匹配吗？

作者: Allen 时间: 2008-1-22 20:44
提示: 作者被禁止或删除内容自动屏蔽

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)