EDA365电子工程师网

标题: SPB17.2 相同网络间距约束的bug [打印本页]
作者: myexpma    时间: 2017-11-22 23:11
标题: SPB17.2 相同网络间距约束的bug
在SPB17.2中启用same net 间距约束时，1.对于through via与through via间距，当两个相同网络的via相距较近或重叠较少时，可以检测出DRC，但是当两个via重叠较多时，反而不能给出DRC；, H8 ^) k/ d! o1 T* C
2.同样对于through via与shape的间距约束也有此问题，即当via与shape距离较近时可以给出DRC，而当via位于shape内部时，不能给出DRC警告。& X9 A/ w- j0 e) i: J
& j8 g! I* ~9 o8 j
作者: GHOST    时间: 2017-11-23 08:42
1\这个要重孔检查吧
$ e$ }4 ]. F6 @2、这个不是很正常码？相同网络孔打在铜内部，要是报错了，那才是有问题呢
作者: zyh610710    时间: 2017-11-23 08:46
166的版本是会报错的，升级了还会出现不报错的情况吗？
作者: L☆√￠‰    时间: 2017-11-23 08:48
楼主你说的这些以前16.X版本的都有这样的啊！！( P4 S8 G4 Y0 N1 p  Y* }: y
第二个问题好怪啊！！请问楼主，那么打孔和内层铜连接也认为是错误的了？
+ ^% R* L* |0 _3 \& e- n6 n按楼主这种想法，那么相同网络就不能换孔了，因为还有个同网络孔和线的间距是否也要报错啊？？5 `' x, N8 f1 m7 j! Z
（参考楼主孔完全在铜内那样表述，除了边沿，线和孔完全连接也要报错？？）
4 X& {7 p1 }6 ]/ q9 A3 s2 _) S不知道你想表达的是啥？
作者: 泡泡_X84gB    时间: 2017-11-23 09:21
HOLE TO HOLE
作者: szhot    时间: 2017-11-23 10:11
在SPB17.2中启用same net 间距约束时，1.对于through via与through via间距，当两个相同网络的via相距较近或重叠较少时，可以检测出DRC，但是当两个via重叠较多时，反而不能给出DRC；
# O& T& \( c9 r6 c+ @% A---确实是个问题，没有办法检查叠孔
作者: GHOST    时间: 2017-11-23 14:25
本帖最后由 GHOST 于 2017-11-23 14:28 编辑 . i% ~) c- [0 ]7 [$ f) a
" ^- f! A4 e+ t+ A# m# Z+ N  f
设置都打开，看看报不报错？( J% p* a/ t& [! x* I& q. g
- m) B6 U% G9 ]- b$ m* U
) `8 h' v* W; W
可以全部on然后跑DRC  v3 b0 a" J+ m& ^
" g6 C( `" ]8 j  c% V8 I6 K( C
" U$ h) d4 A6 X% C
作者: myexpma    时间: 2017-11-23 22:36
GHOST 发表于 2017-11-23 08:42
  n8 B& h. w& ~1\这个要重孔检查吧
. e9 Y& O# Y, z8 x6 x5 f. w2、这个不是很正常码？相同网络孔打在铜内部，要是报错了，那才是有问题呢
9 O" n7 X  F9 I0 Z$ \$ t; r# P
发现了第一个问题后，所以就顺便也检查一下through via和shape的间距是否起作用，没有考虑他们应该重合的问题，看来第二个问题是不存在的。! D2 ]* L1 g  N  w1 a# I5 E( s
作者: myexpma    时间: 2017-11-23 22:39
经网友提示，第二个问题是不存在的，相同网络的via和shape就应该重合。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2