EDA365电子工程师网

标题: 2017年11月14日QA检查报告节选 [打印本页]

---

作者: EDA365QA    时间: 2017-11-15 09:51
标题: 2017年11月14日QA检查报告节选
1.等长未处理
6 \2 x6 i* ?" v" n6 J
4 H6 M; p* `8 Z( }! P( p+ M

---

作者: EDA365QA    时间: 2017-11-15 09:51
2.CLK没有按照规范等长
3 G! W  z. p: F! H9 c& r% W

---

作者: EDA365QA    时间: 2017-11-15 09:52
3.隔离焊盘太大导致高速差分走线没有完整参考平面
: }: D/ ?% a# d: _8 a

---

作者: EDA365QA    时间: 2017-11-15 09:53
4.原理要求需要过大电流，加宽走线
( I+ X- X9 c2 p/ N4 g! R

---

作者: EDA365QA    时间: 2017-11-15 09:53
5.LED极性反了

1 b( `! s2 j- l; |. h4 a

---

作者: EDA365QA    时间: 2017-11-15 09:54
6.48V没做安规

---

作者: EDA365QA    时间: 2017-11-15 09:57
7.铜皮挖空大，距离板边15-20mil左右即可。

---

作者: EDA365QA    时间: 2017-11-15 09:57
8.高低压做一下隔离处理
! Q/ G5 O  e0 T- E( t

---

作者: EDA365QA    时间: 2017-11-15 09:58
9.隔离器件中间挖空处理
. B& i) e6 _) G' x  [
: `+ ], @1 g8 z5 o' A

---

作者: EDA365QA    时间: 2017-11-15 09:58
10.CAN部分走差分

---

作者: EDA365QA    时间: 2017-11-15 09:59

) |- o1 }: }2 y- r
5 t% s" e1 B+ n# R: {. f; B11.耳机线走8-10mil已经足够了，不要铺铜。
0 W5 v9 c& R" Q. E: v5 O
' C2 L! o1 F: }& c) ], z' M, V, [: p

---

作者: EDA365QA    时间: 2017-11-15 09:59
12.尺寸标注有误差
: z) y9 Q/ _1 b1 {7 b+ ?
, Y8 `- t* ?' B3 T

---

作者: 橡皮擦先生    时间: 2017-11-15 10:06

EDA365QA 发表于 2017-11-15 09:54
5 a4 c( d, w7 G- d# s+ ]6.48V没做安规

谁能普及一下安规是什么
$ m# F. R7 Y! m- F' w9 q
1 I- Y* [7 r+ n1 E3 l" P+ f5 o- L

---

作者: wx_SHOh21dw    时间: 2017-11-15 21:25
感谢分享

---

作者: cjz351421568    时间: 2017-11-17 00:09
这个是什么信号？

---

作者: cjz351421568    时间: 2017-11-17 00:09
这是什么信号

---

作者: 648638520    时间: 2017-11-17 09:22
感谢分享

---

作者: qilinwang66    时间: 2017-11-17 09:35

---

作者: 七彩雨    时间: 2017-12-1 15:24
这里为什么要做等长呢

---

作者: xueling2009    时间: 2017-12-20 16:43

EDA365QA 发表于 2017-11-15 09:53
( x: o' ~, i5 {2 s# j5.LED极性反了

做的封装画的二极管的正负极和封封装上标的正极自相矛盾。
, u  q* y! E( `9 l. G

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2