EDA365电子工程师网

标题: 线间距对信号影响大还是阻抗匹配影响大 [打印本页]
作者: 第五江涛    时间: 2017-11-10 19:26
标题: 线间距对信号影响大还是阻抗匹配影响大
   如题，比如DDR4差分走线周围空间不足，差分对线宽线间距20/47um，差分对与周围信号的间距25um，应该优先保证差分对的目标阻抗，还是优先保证差分对于周围信号线的间距，牺牲掉差分对组内的线间距，哪个影响大？# s8 k: w: _" R% c" F: Y
作者: 菩提老树    时间: 2017-11-11 18:53
其实这个问题应该是问串扰重要还是阻抗匹配重要呢！我想说的都非常重要。
作者: wxwxw    时间: 2017-11-13 12:43
这个其实没办法哪一个更重要，而是怎么选择妥协。这个时候就是仿真软件的作用了，用不同的参数做个仿真看结果可能是最有效的方法。
作者: shark4685    时间: 2017-11-20 13:13
这个要看裕量啊
作者: botao-1987    时间: 2017-11-20 15:25
串扰和反射都重要，都需要避免
作者: GHOST    时间: 2017-11-23 14:54
这个差分对间47um,离旁边才25um,谁和谁先耦合啊？？8 |; F# J" L2 \0 m
做不了可以妥协啊，36欧的线宽太粗了，就弄40 左右  间距最好拉开) t( ~8 |& {+ O/ E+ a

7 H  A1 S3 O8 {0 Q! y! Z
' |5 t% r7 U$ \' O7 J
作者: icebluexiong    时间: 2017-11-24 16:41
优先保证阻抗
作者: liling92zdh    时间: 2017-12-20 11:49
两者都需要考虑吧，25UM太近了，两者阻抗都稍微偏离一些，尽量拉开一些间距吧
作者: soin    时间: 2017-12-21 15:51
依楼主提供的数据来看，串扰的问题会严重些1 n) ~* i/ K" n4 I8 x9 \+ [
$ l" f  X) j- f+ A2 O) m
如果单纯讨论阻抗控制与串扰哪个重要，其实是该分开来谈的
: M5 {8 w, T( r- F' H/ H8 A以差分线来说，阻抗控制的问题是远小於串扰造成的问题* f. [$ s: b  F( H* L
如果差分线100ohm来讨论，通常允许正负15%的误差
$ }# m  l) o0 P# v* w! L: u$ J那就是正负15ohm左右，这是相当宽松的限制
1 a6 v' R; J8 m8 u' ~+ D2 O- m+ n( D4 P- i& R
至於串扰问题，依照差分线的特性，是可以消除某程度的串扰影响; ?1 ?8 j) S( X& K3 b8 A
当P/N很近，收到同个串扰源的影响接近，可以透过差分消除9 U) L: {2 `$ E8 w
但当P/N过大，各自串扰差异越大，越难消除，就会让讯号产生正负不对称
- Z9 u. ~' I* z
+ p6 m. _5 M2 m1 \+ m0 ?- y另外除了自身受到干扰的问题，仍必须探讨差分线干扰相邻单端线的问题- [+ i) e" Z8 i. ?/ N) S$ y2 c( q
DDR的差分线周围通常伴随着同个byte的单端资料线8 e' j& p) J  |
虽然差分自身可以消除耦合过来的串扰
2 e* W/ I; ]5 G! F6 m$ Y, ^# Z7 S但相邻的单端线却无法消除! x4 i6 y# ~+ s6 A3 r) S' T/ f5 H& }
所以差分自身没事，但相邻的单端却遭殃了  t) r! Y: {" z+ b9 j9 A
作者: GHOST    时间: 2017-12-25 11:02
个人觉得楼主的现在的情况是特定的环境下，布线空间是有限的，但是又不得不布线。不是说哪个哪个重不重要的问题。
) a2 T; i. H& F' h9 I  l就类似我们有视乎碰到的PCB LAYOUT根本做不到常规做法的，如果和客户区沟通，有些会适当放宽，有些硬件直接扔一个规范文档过来，问题是这些文档要求难道我们没有嘛?? 现在需要的是一个能解决当前困境的方案，不是说说拉开间距，都重要就好了，要是能拉开间距，有空间布线，这个问题还存在吗？晕& Z4 Q% @, q* p# ^! [9 |2 V
正如9楼上所说的，阻抗可以适当放宽，跑不了太高的可以降频来，还可以有测试的可能，而窜扰太严重的话，线做出来是不能动的，调都难调，估计直接GAME OVEER都有可能，相对比来说，窜扰才是主要矛盾，适当折中一下最好。做出来的如果保证不了100%OK的，先保证是能调试用的，发现问题可以在下一版改版（也许会问，为什么这次不改？这些涉及到结构的问题，不是LAYOUT说怎么弄就怎么弄的，万一折中方案调试出来OK呢？ 而整不出来就更有理由要求改了）
作者: 无痕03356    时间: 2018-1-19 17:16
你这个应该是串扰和阻抗的问题吧，我觉得需要仿真一下，来看看具体的影响
作者: 7878678    时间: 2018-1-29 18:37
串扰和反射都重要，都需要避免
作者: zimomama    时间: 2018-1-31 11:42
学习了各位大神
作者: zcs525    时间: 2018-2-28 15:38
串扰影响大
作者: deficit    时间: 2018-3-9 18:58
wxwxw 发表于 2017-11-13 12:43
2 i2 I+ e0 }4 [7 ?; k这个其实没办法哪一个更重要，而是怎么选择妥协。这个时候就是仿真软件的作用了，用不同的参数做个仿真看结 ...

- d# |) X1 z  _! ]/ t' r想问下这个案例如果仿真对比的话，怎么仿，推荐用什么软件啊？
+ i, y! ]5 Z$ P4 ]提取整组DQ的S参数，搭模型看阻抗和串扰吗？' @. [6 A& o9 N0 D) c) t" X& b. r. a
作者: 30347702    时间: 2018-4-4 09:28
学习一下 6666
作者: diff    时间: 2018-4-13 11:28
阻抗没那么主要，首先odt会帮你不少
作者: 7878678    时间: 2018-4-26 20:06
阻抗匹配



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2