EDA365电子工程师网

标题: 原理图顶层设计问题 [打印本页]

作者: zhanweiming2014 时间: 2017-11-10 11:50
标题: 原理图顶层设计问题
设计电路时候，由顶层到下层结构，用到数据总线，编译时候发现出问题。
顶层设计用到了总线方式，下层需要注意什么吗？

顶层设计.jpg (70.63 KB, 下载次数: 0)

作者: wanghanq 时间: 2017-11-16 17:07
仔细查看项目的项目参数中的选项

作者: zhanweiming2014 时间: 2017-11-24 09:23

wanghanq 发表于 2017-11-16 17:07) \* q, e1 ~# i7 W. o
仔细查看项目的项目参数中的选项

是一张顶层电路图里面出现几个相同总线网络，其它的没有出问题

无标题.jpg (41.41 KB, 下载次数: 0)

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)