EDA365电子工程师网

标题: Cadence SIP Die Pad Pitch约束 [打印本页]

作者: Any_wN5zQ 时间: 2017-11-8 17:15
标题: Cadence SIP Die Pad Pitch约束
在Cadence 的 SIP 工具中，导入芯片之后，由于PAD之间间距太小，报了很多DRC，请问应该怎么解决？

作者: amao 时间: 2017-11-29 16:39
这个可以设间距，由于DIE PAD是导进来的，不想花时间的话把它关了就是。

作者: xiaoshao 时间: 2018-2-8 19:00
产生的问题还是自己解决

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)