EDA365电子工程师网

标题: 2017年11月5日QA检查报告节选 [打印本页]
作者: EDA365QA    时间: 2017-11-6 10:14
标题: 2017年11月5日QA检查报告节选
1.匹配电阻应该靠近连接器放置- D  X$ C, ]3 ]! u# J
+ c5 M1 t+ N, T. V6 E' b3 b) A7 X9 Z
作者: EDA365QA    时间: 2017-11-6 10:14
2.电源没有来源0 f  Q. l4 X9 l  y# J" M* V- X
: G1 N/ j: `: X& L; `
作者: EDA365QA    时间: 2017-11-6 10:15
3.网格部分应该是表层禁布4 N6 j/ ^, t- a4 O

& V: A) g* f( O4 h
作者: EDA365QA    时间: 2017-11-6 10:15
4.CAN没有按照差分走线
# Z. M$ w5 _) h2 _! q' o* o! m * [& A$ C: ^. r
作者: EDA365QA    时间: 2017-11-6 10:15
5.串口电容加粗处理$ e8 q& E1 S8 x

1 ]3 F4 K8 F6 Y' v/ e4 ]2 n5 }% _
作者: EDA365QA    时间: 2017-11-6 10:16
本帖最后由 EDA365QA 于 2017-11-7 09:02 编辑
/ l! ?6 `! U2 J& @5 C2 S8 X! O8 g/ E1 i, H
6.高速线不能在挖空的隔离焊盘下方走线* P  r9 z  Z1 }3 f
2 Q3 i. L2 f% c7 L8 V
作者: EDA365QA    时间: 2017-11-6 10:16
7.此电源不需铺平面( F! e0 C" a3 X. f* p! r

5 u! N& z5 M* J4 K0 R0 m
作者: EDA365QA    时间: 2017-11-6 10:16
8.开路
5 U) D3 B0 w1 A) @7 ^; ]
* O* j! r; P# w3 e
作者: EDA365QA    时间: 2017-11-6 10:17
9.相邻走线层的走线重叠较多& {. L9 B% m4 B2 e# K4 @; J" z
0 {  Z5 O8 M! a( S# k
作者: EDA365QA    时间: 2017-11-6 10:17
10.485没有走差分
0 ]$ Q; \) G- q% R/ M8 Y ) I3 s" _# z* N1 O% R5 K/ T
作者: 1023598725    时间: 2017-11-6 17:44
EDA365QA 发表于 2017-11-6 10:16
: J- E. R( O9 J& @& q& {5 L6.高速线不哟啊在挖空的隔离焊盘下方走线

; I  _) j% z4 c" E8 m你好，请问是不能在器件下方走线吗？看不太懂这张图，求解释谢谢。
& i9 c' m5 l$ H* g3 m- T" y
作者: Jamie_he2015    时间: 2017-11-6 18:54
1023598725 发表于 2017-11-6 17:44; }4 X0 C# r; _7 S) J# G( d" {1 s
你好，请问是不能在器件下方走线吗？看不太懂这张图，求解释谢谢。

  E* y" Q0 N8 O应该是，不要在两个过孔之间的挖空区走线
作者: zyh610710    时间: 2017-11-6 20:16
学习
作者: edapcbsyc    时间: 2017-11-6 21:45
感谢分享
作者: EDA365QA    时间: 2017-11-7 09:03
1023598725 发表于 2017-11-6 17:44
& V. a$ U+ E+ w# O9 C: ]+ @; P你好，请问是不能在器件下方走线吗？看不太懂这张图，求解释谢谢。
* f6 V* d" R# F8 e( A
高速线要保证完整的参考平面，现在有些走下两个孔之间的反焊盘了。
- |  p; _2 B. g8 c4 l8 y
作者: guhanzuiying    时间: 2017-11-7 09:16
作者: 1023598725    时间: 2017-11-7 11:09
EDA365QA 发表于 2017-11-7 09:03
0 m. J+ N- Z/ v高速线要保证完整的参考平面，现在有些走下两个孔之间的反焊盘了。

5 T6 }$ d5 x! g1 N! e" B受教了，谢谢版主。  y4 S; h& q5 c3 M; E
作者: 1023598725    时间: 2017-11-7 11:10
EDA365QA 发表于 2017-11-7 09:03
" T1 j$ [0 ]' h$ c% x3 J高速线要保证完整的参考平面，现在有些走下两个孔之间的反焊盘了。

# H! Q) t- v* i/ I: M6 n- z' O受教了，谢谢版主。
作者: 1023598725    时间: 2017-11-7 11:10
Jamie_he2015 发表于 2017-11-6 18:54
% H" @) n0 N, k8 d9 P应该是，不要在两个过孔之间的挖空区走线
7 s+ Z$ M6 \" y
谢谢。+ P" h& G: u9 ?# O: A
作者: LiuTao166462139    时间: 2017-11-7 15:49
EDA365QA 发表于 2017-11-6 10:15
4 o/ b3 T3 W& M  E6 Z4.CAN没有按照差分走线
" `7 `' P2 e% H
can为什么要走查分呢# y. x  n' w# y* z
作者: 剑铮奇迹    时间: 2017-11-7 15:58
1023598725 发表于 2017-11-6 17:44
# F+ R4 U* x1 `- S# k$ ^你好，请问是不能在器件下方走线吗？看不太懂这张图，求解释谢谢。
& x2 U# P+ a! P( k* V$ z
不是器件，是差分过孔反盘，穿反盘导致那块参考不连续，这种情况是可以避免的
- X- g) G! J& @' u9 |0 Q' v
作者: EDA365QA    时间: 2017-11-7 16:57
LiuTao166462139 发表于 2017-11-7 15:49
+ C; U, m9 C- Ocan为什么要走查分呢
! P8 o3 `8 w: @+ ?: C
https://www.eda365.com/thread-152486-1-1.html% r2 G% f6 `. J
作者: jiangriver    时间: 2017-11-7 19:02
EDA365QA 发表于 2017-11-6 10:15' }* c0 I% N# R* ~1 i0 U
3.网格部分应该是表层禁布

' m# W- x8 O; Y1 _. O0 Z: _6 S- [为什么要禁止布线?  没听懂.
( d2 |! O9 e/ h6 J- [- `& W+ M1 C
作者: fengyu6117    时间: 2017-11-8 09:56
EDA365QA 发表于 2017-11-6 10:15
4 q4 e6 z* ~+ ~6 y6 U4.CAN没有按照差分走线

$ m, g) T$ c+ v$ U9 yCAN总线是差分，但是速度慢，要求不严格，做类差分就可以，阻抗没要求（貌似CAN可以传数字或模拟信号），差分等长不差太多就好。+ q- a" ]! G* F2 m+ j+ @
作者: cjz351421568    时间: 2017-11-8 11:27
作者: 1023598725    时间: 2017-11-8 14:29
剑铮奇迹 发表于 2017-11-7 15:58
- z6 l/ C. M8 A" ?; ]% v) W不是器件，是差分过孔反盘，穿反盘导致那块参考不连续，这种情况是可以避免的

6 d3 f8 t/ I. U% q8 e2 ^谢谢大神。
, f7 t4 @4 m, t5 z# ~
作者: qilinwang66    时间: 2017-11-8 15:26
作者: Jamie_he2015    时间: 2017-11-8 16:39
:lol:lol:lol:lol
作者: wx_SHOh21dw    时间: 2017-11-8 21:50
感谢分享
作者: 紫菁    时间: 2017-11-9 10:51
jiangriver 发表于 2017-11-7 19:027 [8 l5 j3 D: `" ]- D
为什么要禁止布线?  没听懂.

6 P. ~% p: Z; p- i看起来像是结构要求。那个区域很像是导入的结构图啊。: d$ {! r5 m0 e- _$ l& {
作者: Jamie_he2015    时间: 2017-11-9 20:25
:lol
作者: qinhappy    时间: 2017-11-13 14:39
差分线一直有完整的参考层，这个有些难度。
作者: hayden    时间: 2017-11-27 13:03
学习了
作者: ccccindy    时间: 2017-11-28 15:40
1023598725 发表于 2017-11-6 17:44: P7 N* O4 _6 T
你好，请问是不能在器件下方走线吗？看不太懂这张图，求解释谢谢。
' A$ }6 s  Z' ~% h) s
我的理解是不能在挖空区域底下过  这样参考平面不完整  落在分隔区  走线应该完全落在参考平面上
! h9 P& q0 |- e$ [1 c

2.jpg (69.57 KB, 下载次数: 0)

2.jpg
作者: Jamie_he2015    时间: 2017-11-29 20:19
:lol:lol
作者: 1023598725    时间: 2017-12-4 08:28
ccccindy 发表于 2017-11-28 15:40$ Y1 K  P# h1 n0 _- J# U* D( H3 L( t' j
我的理解是不能在挖空区域底下过  这样参考平面不完整  落在分隔区  走线应该完全落在参考平面上
9 r& q' M- k4 U( l: k8 o
谢谢
& Z5 ~$ B6 z3 P- ]6 n& t
作者: Jamie_he2015    时间: 2017-12-29 10:26
:lol:lol:lol:lol
作者: 巴丹先森    时间: 2018-7-6 15:41
回复



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2