EDA365电子工程师网

标题: Layout Design Guide [打印本页]
作者: qiangqaz    时间: 2017-9-29 16:25
标题: Layout Design Guide
C:/Users/Administrator/AppData/Local/YNote/data/qiang9011@163.com/3d4b19fd4d9f47a88f14a86b6d0b14d0/clipboard.png狗大的资料，有点没看懂，麻烦大家解答下7 a. F' o; _9 ?6 x; U1 D5 p' d
1.为什么走线的时候不在过孔处直接转弯？这样走线宽度变化不是更小？
/ _/ x& \8 R9 j7 [2.高速GND的回流为什么不是最短回流路径？( c2 _- n3 u! ^& R- X* ^: l

+ V; R# G, ]7 \! z. x

QQ截图20170929163327.jpg (63.71 KB, 下载次数: 1)

QQ截图20170929163327.jpg

QQ图片20170929163311.png (26 KB, 下载次数: 0)

QQ图片20170929163311.png

102492-layout-design-guide.pdf

1.53 MB, 下载次数: 130, 下载积分: 威望 -5

作者: steven    时间: 2017-9-29 17:35
很久很久以前，Allen总版主解释过第二个问题（帖子找不到了），因为图左边的回流路径只是直流电阻最小的路径，对高速信号而言，它要找阻抗最小的路径回流，就是右边那个图中的路径。
作者: 波可_kjrGb    时间: 2017-9-30 09:20
学习
作者: qiangqaz    时间: 2017-9-30 09:53
狗大能否解惑？您挖的坑要负责的哦O(∩_∩)O~
作者: 超級狗    时间: 2017-9-30 10:24
本帖最后由 超級狗 于 2017-9-30 10:27 编辑 ) g! P6 k& a$ A! g2 [4 K
( Q! k1 }( W2 |4 Y0 n( P, r8 d
SMSC 的 Layout Design Guide 是這麼做的沒錯！
0 k: _/ G, S  o! ~, k8 ]( {0 L; U9 b" P  s% O0 R
大哥英明神武、莊敬自強、處變不驚、慎謀能斷、三顧茅廬、三戰呂布、七出祁山、七擒孟獲……' s4 o( T7 W7 r

8 A. ^# ^( i5 v2 _+ B% Y6 G2 x我中華民族之復興指日可待！
2 L$ g1 n! u- j* m% D! M* D
* g. t' W5 B# _* M, Y% {( r: F0 P9 Z: a  Y% s9 m

SMC Layout Design Guide.jpg (99.43 KB, 下载次数: 0)

SMC Layout Design Guide.jpg
作者: cwfang2013    时间: 2017-9-30 10:24
第一个问题，我也比较疑惑: Q0 ?; T, x. D7 x6 E& w, L
第二个问题，我可以大致说下我的理解，对于高速信号而言，回流必须找阻抗最小的路径，而高速信号的阻抗主要表现为感抗，感抗和电感的大小有关，电感和磁通量有关，最后就是和回流面积有关，第一幅图的回流面积非常的大，而如果在信号的正下方，回流面积会很小
作者: linyuanfei    时间: 2017-9-30 12:59
学习了
作者: 超級狗    时间: 2017-9-30 23:32
提供邪惡美帝的一個實驗，他們在一條 22 英吋長的 U 形走線上，跑不同頻率的訊號，利用電流密度（Current Density）觀察地層回流路徑（Return Path）的變化。
0 V0 r$ p# `' q$ I3 L6 }: H% ~  B' p8 o: R8 n9 o

0 x) l* x% T6 U

Fig.1 PCB Physical Geometry.jpg (10.77 KB, 下载次数: 0)

Fig.1 PCB Physical Geometry.jpg

Fig.2 Current Density at 1KHz.jpg (16.16 KB, 下载次数: 0)

Fig.2 Current Density at 1KHz.jpg

Fig.3 Current Density at 50KHz.jpg (15.14 KB, 下载次数: 0)

Fig.3 Current Density at 50KHz.jpg

Fig.4 Current Density at 1MHz.jpg (18.03 KB, 下载次数: 0)

Fig.4 Current Density at 1MHz.jpg
作者: xtaylg    时间: 2017-10-1 13:46
很好
作者: 超級狗    时间: 2017-10-1 14:00
回流路徑（Return Path）% X5 `- W" ^) \. `+ L2 N& }2 l

$ L, ^6 I$ a) l6 v9 t9 x

回流路徑（Return Path）.pdf

621.6 KB, 下载次数: 71, 下载积分: 威望 -5

作者: honejing    时间: 2017-10-1 21:41
1. 理論上的強弱耦合的漸變，應是 layout 不好拉，就變那樣。就看運作的頻率，若是 5GHz 以下，你的想法也可以，差異樣該不大。 * Y1 a2 ^/ J0 O8 b3 O* y
: M  D; L/ }& i; h, ^
2. 狗老大已經有說明，補充另一個 3D 說明圖
& Z) u. o9 Z8 b0 N3 h ) y4 }- ~7 p! L4 s( i) a
作者: 番茄酱_cE557    时间: 2017-10-1 22:29
Mark
作者: arod13    时间: 2017-10-2 12:40
以下小弟我個人淺見: H  Q6 ], d3 }" n1 S# v  D0 m
如同上面大大所說的 高頻是看電感阻抗 在低頻才是看電阻阻抗
( P" J  p3 \9 e+ l) f& t, S) ]# H影響電感很重要的因素是電流所走的迴路& c5 k7 r4 E6 I" @
L=磁通量(正比面積)/電流
8 H2 n+ E: J7 [在相同電流下如果走訊號線下方可以發現電流迴路所產生的面積只有板厚乘路徑長度
) }+ {$ Z5 l+ l; j0 O5 z: `6 M# W而如果迴流走像DC那種路徑等於增加一段路徑而增加面積( b- v5 D7 ]# o# w7 k3 o" u2 O
用下圖(Top View)來說明兩種迴流方式所包圍的面積
7 a. s7 D( t' O" D; F% w5 c$ I7 S- w. j" }7 _- f; Q
1.High Frequency Return Path- t0 [$ C( i) u
|--------------------|0 P  \& Q* ?; x; x  [5 _2 _; X8 T
|                       |
1 r( v) |3 V1 `7 O|                       |3 a3 Y2 _# d% Y6 p' _3 }
                  
7 f# a6 F7 h% N2.Low Frequency Return Path (<<<低頻迴流路徑)
# V4 q' }0 r- R. H# C5 C. Y, j|--------------------|, Y% d. w5 {5 A3 K+ G  p( _: g( a
|                       |- I/ v& ]2 K6 I) k
|<<<<<<<<<<|  X, T* R# [8 f5 b& _( Z( G

- y- L  B+ T: T$ |2 ]0 b可以發現低頻迴流路徑(上圖2.)會有比較大的面積
0 v( q8 [6 r$ n; Z6 O因此高頻走低電感的路徑必須走上圖1.的方式0 f  O. U5 y+ @5 M
& U& v* N( l$ u6 H; C
小弟為新人硬件工程師如有誤還請各位大大指正
作者: arod13    时间: 2017-10-2 12:45
再補充一下 為什麼高頻會是感性
6 c: l, |8 A9 H, h4 vImpedance=R+jwL
0 D1 ^0 M: T' y% D! M5 b# V在高頻時w變大好幾倍時,jwL這項會遠大於R! r4 y9 K+ y2 y% s4 e4 P
因此高頻是呈現感性
作者: 看海去不去    时间: 2017-10-10 13:30
第一个问题的原因是什么？
作者: liling92zdh    时间: 2017-10-12 11:40
学习学习
作者: djadfas    时间: 2017-10-13 11:58
C:\Users\Administrator\Desktop\yybb.jpg
作者: enjoy_DpuE3    时间: 2017-10-16 09:55
作者: AD9_PCB    时间: 2017-10-20 10:27
超級狗 发表于 2017-9-30 10:241 C1 ~. b( i" p: G% ?3 t
SMSC 的 Layout Design Guide 是這麼做的沒錯！, q! o7 ^+ q2 V( c* d$ f
- A; o* N; D' q; b4 Y2 k, n
大哥英明神武、莊敬自強、處變不驚、慎謀能斷、三顧茅廬 ...

) s$ C$ b1 ~, k为什么HS走线和ss走线不在同一层
作者: 超級狗    时间: 2017-10-20 11:32
AD9_PCB 发表于 2017-10-20 10:27
& A( F0 s  r6 u( q: \" @为什么HS走线和ss走线不在同一层
. K! ~, j6 @4 Y+ Y) Y$ N; W0 q3 w' s, K7 ~
老實說，這個問題也不算太爛，我需要再懸賞五兩銀給那個 A 版主來賺嗎？
! [# E# r0 E/ s" g0 V4 s3 H
8 Q; M: G8 z* g% X1 Q& u5 v' v6 U* E8 o% T9 q* x0 T0 n7 J0 n+ m
- b  F3 P/ k9 |4 Y
貼圖看不出在哪一層，附上 SMSC Design Guide 上的一句話。
: _3 v! K0 e/ ^4 s+ n0 B9 \8 e8 i: C; q2 S
Route SS traces on outer layers, rather than on inner layers.3 J  W8 ]- x7 O' T- h- e1 r5 J& g- j
! D! l7 D9 }/ u+ e' u
. U$ _; x3 A) G! ?) W
作者: AD9_PCB    时间: 2017-10-20 14:15
超級狗 发表于 2017-10-20 11:32/ B" F/ V; x0 \
老實說，這個問題也不算太爛，我需要再懸賞五兩銀給那個 A 版主來賺嗎？
/ b% H# b6 j* k
哈哈，我以为有特殊要求呢，我是小白，见谅啊
+ T" Y7 ?" b1 q
作者: px673084941    时间: 2017-10-24 15:58
阻抗最小的路径；磁通量最小的路径
作者: dhhtmqh    时间: 2017-11-15 11:41
这种帖子回复量都这么少，不科学
作者: dhhtmqh    时间: 2017-11-15 11:42
我要下，没威望了怎么整
作者: luhangzhousztcx    时间: 2017-11-20 11:19
关注下啦
作者: zhp1    时间: 2017-12-18 12:01
学习学习学习
作者: qinqinstart    时间: 2017-12-27 17:19
刚看了一份很不错的design guide
作者: luhangzhousztcx    时间: 2017-12-30 16:01
学习啦
作者: 234500317    时间: 2018-2-7 15:44
学习啦
作者: huang8weijie    时间: 2018-5-3 19:15

, B. ^; }% m- e( Q学习啦



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2