EDA365电子工程师网

标题: 2017年9月26日QA检查报告节选 [打印本页]
作者: EDA365QA    时间: 2017-9-27 09:30
标题: 2017年9月26日QA检查报告节选
1.ESD器件尽量靠近接口部分布局2 o: K$ ?* P4 x  F$ a
9 T& J8 Y7 e( U$ b( B: a
作者: EDA365QA    时间: 2017-9-27 09:30
2.没有做等长处理
2 R2 q) F  y( s. P) |0 N + W2 c4 {! \' d' `& ?7 }) H( }
作者: EDA365QA    时间: 2017-9-27 09:30
3.分割尽量少跨
+ w5 Z: D9 P. h8 h2 _6 ^# a
0 b5 e5 F3 l% x( F* H6 d/ {
作者: EDA365QA    时间: 2017-9-27 09:31
4.SMA的表层先包地处理
8 }# H) T* |$ p& r( _) |$ o0 G2 n
0 X1 ?  f; X/ z" Y2 H
作者: EDA365QA    时间: 2017-9-27 09:31
5.高压与低压区域做隔离处理。
( L8 B3 N, ^- N0 \
. U! e- W( U' i6 U' R1 s+ b
作者: EDA365QA    时间: 2017-9-27 09:31
6.有器件在后台未放出。/ g0 e7 @+ i) o1 r- o: m

- d) I% M9 V8 \1 a. m- ~
作者: EDA365QA    时间: 2017-9-27 09:31
7.audio类差分信号尽量压缩，保证都在audio_gnd范围内
0 {2 o$ L7 [3 v5 I" u
, T; p" e, q8 s) ~7 o5 M
作者: EDA365QA    时间: 2017-9-27 09:32
8.FPGA确认：1、散热焊盘接地？2、散热焊盘不开阻焊和钢网？5 a6 |& G! `5 I8 @6 {
; }8 W. D. O- v4 b
作者: EDA365QA    时间: 2017-9-27 09:32
9.整板主电源，建议增加换层过孔（只有2个）" U3 `' [0 r; z: Y9 G- [$ ~7 u
5 ]6 e4 h5 a/ K" B, n, ~6 K3 u4 Z
作者: EDA365QA    时间: 2017-9-27 09:32
10.电源在内层只有30mil（正常保证1A电流），建议加强
+ ~$ S6 a/ _6 M1 h4 |; _- i3 k ! _4 U) W" l% m+ C
作者: EDA365QA    时间: 2017-9-27 09:32
11.铜皮多余部分去掉. H* I. B9 |5 V& n- D7 P
/ S! q" n3 d  ?1 e7 q* ^) U
作者: 攻城拔寨    时间: 2017-9-27 09:38
EDA365QA 发表于 2017-9-27 09:32
4 S1 J* r* k5 T# N10.电源在内层只有30mil（正常保证1A电流），建议加强

; b" S. j9 z  }; R1 N; c* c是不是要大于60mil
" ^" t+ P) _/ k: c! r7 ^  e9 ?  C# V
作者: 攻城拔寨    时间: 2017-9-27 09:39
EDA365QA 发表于 2017-9-27 09:329 P. E& j1 a) F3 T3 V. W1 B7 L
11.铜皮多余部分去掉
" G" ~+ }$ J9 q5 W2 g
不太理解多余的部分为什么要去掉
" U5 U/ j2 J4 Q  m8 M9 Z$ f4 A( w1 r
作者: xueling2009    时间: 2017-9-27 09:44
EDA365QA 发表于 2017-9-27 09:30
9 L8 i5 B8 O' n" u3 m' ]2.没有做等长处理

( q2 i- B& c8 ?. ^# c这些线是要和数据线长度相等吗？' M7 D) ]* Z5 j. m" v
$ w$ `( o& y0 U$ c6 [2 M- j0 ^4 ?
作者: EDA365QA    时间: 2017-9-27 10:33
攻城拔寨 发表于 2017-9-27 09:38' A' J9 h% e- a7 X  I' b- n
是不是要大于60mil

$ v2 L' B. }0 Q- i! u具体宽度要综合考虑，包括铜厚，温升等，可以使用EDA工具箱按照具体项目来计算得出。一般经验值是内层40mil左右，仅是参考而已。& s. X5 {9 V0 n: h$ Z0 _9 G
作者: EDA365QA    时间: 2017-9-27 10:37
攻城拔寨 发表于 2017-9-27 09:39+ J/ H3 w! y+ y, O
不太理解多余的部分为什么要去掉

/ F- k9 B: E( ?: F8 ]/ O两部分是隔离的。目前画圈的部分跑到隔离区域外部了。
作者: EDA365QA    时间: 2017-9-27 10:38
xueling2009 发表于 2017-9-27 09:44
" I8 V$ c# |6 O6 V: N" w这些线是要和数据线长度相等吗？
! i; @( h$ J! ?5 ]
(DQS+CLK)/2
9 A4 S* P7 d6 f# y! {
作者: guhanzuiying    时间: 2017-9-27 12:50
作者: Pang8343569    时间: 2017-9-27 13:29
学习了
作者: xueling2009    时间: 2017-9-28 15:50
EDA365QA 发表于 2017-9-27 10:38
# v2 G: y$ R# T4 W- H& D9 U, r6 `(DQS+CLK)/2
7 V8 k% U/ T" Y
了解了，谢谢。2 S8 E$ t* o$ ^) V% `
作者: wx_SHOh21dw    时间: 2017-9-28 22:32
感谢分享
作者: 小四月    时间: 2017-10-23 13:07
学习了   
作者: 小四月    时间: 2017-10-24 22:02
作者: huang8weijie    时间: 2018-2-6 17:12




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2