EDA365电子工程师网

标题: 仿真的DDR2的data信号接收端有个小台阶是什么原因造成的啊？ [打印本页]
作者: zuoanwind    时间: 2017-9-18 09:34
标题: 仿真的DDR2的data信号接收端有个小台阶是什么原因造成的啊？

6 y# k8 z  k7 I  U+ b8 A' s# f; e* y
" k& h$ \( S0 x  b! D' t2 d仿真的DDR2的data信号接收端有个小台阶是什么原因造成的啊？红色是TX，蓝色是RX* ?/ ~8 M& y/ n# ^2 P7 N  k* y
. g1 ]( E5 n# ^  _% Q( E% U/ e
作者: zuoanwind    时间: 2017-9-18 09:44
中间900mV左右都有个凸起的小台阶，这是什么原因造成的啊？
作者: zuoanwind    时间: 2017-9-18 09:44
中间900mV左右都有个凸起的小台阶，这是什么原因造成的啊？
作者: Pang8343569    时间: 2017-9-18 09:49
mark
作者: dqwuf2008    时间: 2017-9-18 12:12
MARK
作者: arod13    时间: 2017-9-18 12:14
我猜有可能是某段阻抗匹配沒做好
作者: hawk1226    时间: 2017-9-18 15:35
应该是阻抗未匹配的问题
作者: clp783    时间: 2017-9-18 17:23
路过，围观的。
作者: 超級狗    时间: 2017-9-18 19:58
洋人的建議+ r# d4 R4 q: n+ Z+ `. Q

+ \  }5 h9 d4 V7 d. z, c如果是在仿真時發現問題2 c8 t* u' ]+ Y$ K5 ^" y9 f
If this is in a simulation:0 l: b9 j; r6 B$ ~3 F

* v3 n' ]% \7 N1 G7 U' H$ v如果是在量測時發現問題+ [. r$ J+ @# k# }
Or if this is a lab measurement:% b- O% D2 H  R/ z# Z/ D  c5 ]4 V
& i, {7 @! e3 z" y
2 s/ |5 y7 n1 @* J+ d! F9 n+ I
作者: 超級狗    时间: 2017-9-18 21:14
Signal Integrity- Board Design & Simulation Techniques  K  C  Y$ B  O
# z! U! Z- y( R7 p6 ]1 P

SignalIntegrity.zip

360.13 KB, 下载次数: 57, 下载积分: 威望 -5

作者: 超級狗    时间: 2017-9-18 21:29
本帖最后由 超級狗 于 2017-9-19 20:16 编辑
: I% k' b! b5 n- O  g. K
  g! a8 m$ P, v* }8 F& K1 H  r' k訊號單調性（Signal Monotonicity）" P* o6 C  K/ `; {& R* U% R

8 Q; Y: q6 g/ d# L1 _  F

Signal Monotonicity.jpg (147.57 KB, 下载次数: 2)

Signal Monotonicity.jpg
作者: zuoanwind    时间: 2017-9-19 08:47
超級狗 发表于 2017-9-18 21:291 A: i9 a3 c1 y# |; y- w! f
訊號單調性（SMonotonicity）

+ s% U+ W8 ?# @9 J) u谢谢老大
作者: zuoanwind    时间: 2017-9-19 08:52
超級狗 发表于 2017-9-18 21:14
4 P/ |# t% e) OSignal Integrity- Board Design & Simulation Techniques

7 f% Y$ {4 ^: x) J/ j这份文档好强大啊
0 u( \+ l$ F' T; y" {& z9 L
作者: zuoanwind    时间: 2017-9-19 08:58
超級狗 发表于 2017-9-18 19:58
% }7 L  _2 o- ]% l洋人的建議
( b! k  M" r: K2 t, j9 T& Z
1 y4 v, X* H& z% B2 w6 Q! k" S如果是在仿真時發現問題
5 \9 A! K& I4 D- H# ]
思路好清晰，我再研究下) ?& l3 [. c$ }1 Z
作者: honejing    时间: 2017-9-19 14:44
猜測一下：
作者: honejing    时间: 2017-9-19 14:54
猜測一下: 藍色為 Tx, 紅色是 Rx才對，那個台階是遠端全反射回近端所造成，你仿真的 Tx 的 Ro=50, TL 的 Z0=50。
作者: zuoanwind    时间: 2017-9-20 15:43
honejing 发表于 2017-9-19 14:54
) h3 Z+ ^5 s5 b$ b" b$ ?4 P( s* _猜測一下: 藍色為 Tx, 紅色是 Rx才對，那個台階是遠端全反射回近端所造成，你仿真的 Tx 的 Ro=50, TL 的 Z0 ...

4 _" o# G7 Q) x% m* B7 w! |厉害！TX和RX确实看反了，从反射角度确实解决了这个小台阶问题，DDR端加了个33R的电阻，效果比调ODT好
2 ^* V8 u9 |6 d# j
作者: AD9_PCB    时间: 2017-10-20 14:20
zuoanwind 发表于 2017-9-20 15:43; @& y" B" V  B. P  U" f
厉害！TX和RX确实看反了，从反射角度确实解决了这个小台阶问题，DDR端加了个33R的电阻，效果比调ODT好:lo ...
' z+ l4 i  n1 ]* T
你说的DDR端加33欧姆电阻。指的是布局的时候放在DDR端还是cpu端？
作者: AD9_PCB    时间: 2017-10-20 14:20
zuoanwind 发表于 2017-9-20 15:43% `1 S/ J  a& H; k8 u
厉害！TX和RX确实看反了，从反射角度确实解决了这个小台阶问题，DDR端加了个33R的电阻，效果比调ODT好:lo ...
- h! d0 E1 ?* `9 \' o8 X: ?' |7 r
你说的DDR端加33欧姆电阻。指的是布局的时候放在DDR端还是cpu端？
作者: AD9_PCB    时间: 2017-10-20 14:20
zuoanwind 发表于 2017-9-20 15:43
3 L5 U% c( O$ T3 v  }厉害！TX和RX确实看反了，从反射角度确实解决了这个小台阶问题，DDR端加了个33R的电阻，效果比调ODT好:lo ...
/ N. Q" ?3 ?9 o! K, C
你说的DDR端加33欧姆电阻。指的是布局的时候放在DDR端还是cpu端？
作者: zuoanwind    时间: 2017-10-24 20:28
AD9_PCB 发表于 2017-10-20 14:20. y4 A# X1 A( a# Q, X
你说的DDR端加33欧姆电阻。指的是布局的时候放在DDR端还是cpu端？

6 n6 W& Y' a# A+ ]# `9 }放在靠近DDR的地方，我试了下离DDR的pin脚250mil内都可以
作者: clp783    时间: 2017-10-27 16:22
再次路过。
作者: wjy870825    时间: 2017-12-7 21:27
很好很强大
作者: wjy870825    时间: 2017-12-7 21:27
牛逼的资料，赞一个
作者: wjy870825    时间: 2017-12-7 21:27
:):)
作者: wjy870825    时间: 2017-12-8 19:03
看一下，学习学习
作者: jxcrleo    时间: 2017-12-20 11:28
可以



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2