EDA365电子工程师网

标题: 请教设置等长规则的问题 [打印本页]
作者: gavinhuang    时间: 2017-9-15 15:12
标题: 请教设置等长规则的问题

1 j& x  o$ e! N' K: J9 y/ X2 z, u3 X  S0 Q" y% Q2 e& b; Q7 @) s
如下图所示，下图是某公版的设计，DDR4的控制/地址信号从主控芯片U1连到内存颗粒U150和U153，fly-by的拓扑（信号先连到U150再连到U153）。
0 F# P3 v; H' r5 j: k8 g+ I2 h8 S; j3 b4 s: H$ p. H0 f. W
在Constraint Manager的Relative Propagation Delay里需要设置所有控制/地址信号分别到U150和U153时等长，怎样才能像下图那样把所有U1到U150的长度挑出来，然后U1到U153的长度挑出来？3 d9 Q  O1 R: Z' o0 o

6 y, ?7 X+ Z4 u- r7 N2 n 4 _+ X. F* J3 i" a

# ^- `- E& s1 f5 B0 k2 K
$ Y/ U) S: G) X! e- T
作者: 紫菁    时间: 2017-9-15 15:43
pinpair设规则的时候就设好
作者: paul_iw    时间: 2017-9-15 16:33
先设置PIN pair
作者: gavinhuang    时间: 2017-9-15 17:02
紫菁 发表于 2017-9-15 15:43
+ {6 s9 U* ?$ o5 J* h" dpinpair设规则的时候就设好

2 l/ j9 v. P# k: J& W谢谢你的回答！ 是挨个网络设置pin pair，然后再把到相同芯片的pin pair归到同一个Match Group吗？# W# n& k- ?. }3 }; w' O% I4 D5 d
! H/ m" Q4 l7 z( S9 h7 p4 [
网络数量比较多，有没有批量设置pin pair的办法？我没找到批量设置的办法% d( d2 l' X3 D
2 ~& t! Z8 f& h9 A+ @; B) a# L

. |6 D0 o6 z! m5 z. q" |! c
作者: gavinhuang    时间: 2017-9-15 17:03
paul_iw 发表于 2017-9-15 16:338 F2 g  i. w) C: b( t+ V- t
先设置PIN pair

- ?( m; B9 j2 T谢谢你的回答！ 是挨个网络设置pin pair，然后再把到相同芯片的pin pair归到同一个Match Group吗？" d3 D% m4 s4 ?- @% a
4 P6 e- c) {1 Z7 [$ j3 z' j; t
网络数量比较多，有没有批量设置pin pair的办法？我没找到批量设置的办法0 A1 |6 j6 t/ i! Q2 O

/ p1 ~# P! t- ?7 P1 s
, Q. l* t  F- C! N8 a9 p' E' N2 j

% d  w3 Y7 Y* T* r! j$ o" m
作者: paul_iw    时间: 2017-9-15 17:07
在没有skill可用的时候，只能手动一个个设置了
作者: gavinhuang    时间: 2017-9-15 17:17
paul_iw 发表于 2017-9-15 17:07
; T4 A& F1 n* Q7 x9 O. T在没有skill可用的时候，只能手动一个个设置了

  m1 w  D2 t( Y2 O% v 好吧，谢谢你！) Y7 Z1 H4 Y5 |- g% o
作者: ACE_ASL    时间: 2017-9-15 18:43
gavinhuang 发表于 2017-9-15 17:17
8 t7 g, }, J& N& O好吧，谢谢你！
: j5 \0 P, v( K1 g( z2 J' X
在Electrical约束里找一个你要设pinpar的net然后右键最下面有个SigXplorer,点击进去，然后set 里有个Constraint点下进去，然后再点Rel Prop Delay，在这里你可以设置多个pin-pin的等长拓扑，设置好之后保存更新到约束里，然后再到约束里找到和这个net拓扑相同的其它所有net，比如说所有的DDR data，然后加入到你刚才创建的那个拓扑就可以批量设置pin-pair的等长了data和地址因为拓扑不一样，要各找一个net建拓扑约束，不知道你能否看明白哦，可以网上找找教程$ A" e; L$ x. ~# G5 u4 _

. u" K; D, C  w8 }, y: Y
作者: ACE_ASL    时间: 2017-9-15 18:51
gavinhuang 发表于 2017-9-15 17:17
; _# y, C1 |- r  Z5 E好吧，谢谢你！
$ p2 h% r" L' o5 `) Z3 t
类似这个样子，这个是地址线的
, N+ }- @1 m1 b3 b6 h8 G

$1A60C2AA470518D.jpg (56.26 KB, 下载次数: 0)

$1A60C2AA470518D.jpg
作者: 泡泡_X84gB    时间: 2017-9-18 10:01
看来学习的还很多7 l8 s2 O) t* R3 U) {4 K7 S! t
作者: gavinhuang    时间: 2017-9-19 09:34
ACE_ASL 发表于 2017-9-15 18:43
8 t8 d6 B4 Z: b9 }4 S在Electrical约束里找一个你要设pinpar的net然后右键最下面有个SigXplorer,点击进去，然后set 里有个Cons ...
( g8 G2 Q1 B% K  L
能看明白，谢谢你！
8 H; x5 N. ?, |' O  ]. f
) v) t6 c. |% y  d+ E. @- J" k如下图，由于U1->U8->U9之后还有一个端接电阻，有些net会出错，把到电阻的pin pair分到MGrp里，还删不掉，有什么好办法吗？- Y; p) ^4 @9 B1 {7 r
* L- \7 ]  F4 V$ h- H+ {# y) W2 u
4 G2 x' u5 c, i: a/ S) t7 A

( D/ A' z0 ]. F# T- y1 }7 R  M
4 m) K0 v6 \) X
作者: 65770096    时间: 2017-9-20 10:16
出错的在到SigXplorer里重新建一个ecset，mg设置同一个名字就好，地址线拓扑不一样经常有这个问题。
作者: AD9_PCB    时间: 2017-9-30 11:43
sig不方便其实，乱匹配，比如你想所有的一组，它偏分四组，T点是这样的，烦



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2