EDA365电子工程师网

标题: 请问铜箔的电介常数是多少啊？还有叠层里的width表示什么啊？ [打印本页]
作者: zuoanwind    时间: 2017-9-15 09:49
标题: 请问铜箔的电介常数是多少啊？还有叠层里的width表示什么啊？
$ i8 F% e9 U/ ]6 z
请问铜箔的电介常数是多少啊？还有叠层里倒数第二栏的width表示什么啊？* `2 z. B- @2 n8 ?8 _! R
作者: yangjinxing521    时间: 2017-9-15 10:05
MMP
作者: zuoanwind    时间: 2017-9-15 10:18
yangjinxing521 发表于 2017-9-15 10:050 }- y; @3 l& M! X
MMP
% c0 ?1 \0 l1 `- |
是啥？9 M, l1 Z, }, N" L$ v* h
作者: paul_iw    时间: 2017-9-15 10:59
介电常数是介质的介电常数，不是铜箔的。width是指线宽，因为allegro的这个叠层是可以粗略的算阻抗的
作者: zuoanwind    时间: 2017-9-15 11:36
paul_iw 发表于 2017-9-15 10:59$ }  F4 }  j, A9 Q% ?( H# ]
介电常数是介质的介电常数，不是铜箔的。width是指线宽，因为allegro的这个叠层是可以粗略的算阻抗的
# S1 [  F6 ^" |1 B9 x7 Q
因为要做仿真，那top层和GND层的介电常数要填多少呢？' {9 w* z5 }+ d- O; q
作者: 紫菁    时间: 2017-9-15 14:19
介电常数与板材有关
作者: tencome    时间: 2017-9-18 10:15
Cu是不用设置的，直接用默认的就行了。* F6 G2 j3 C. A5 q& P
2 P. M7 c: K# \1 {
Core的DK值看你用材料的datasheet。
作者: tencome    时间: 2017-9-18 10:17
zuoanwind 发表于 2017-9-15 11:36
' E; d; W5 ?5 o( ?因为要做仿真，那top层和GND层的介电常数要填多少呢？
4 c( K) D" Z( E' D. ^+ d8 p
Cu是导体，没有介电常数。。。
# _, g# ~2 P  _" L2 Q
6 @7 g* u* g: }9 A; L/ M6 X
- L" z! E$ x1 I* n" ]5 ^7 a5 }



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2