EDA365电子工程师网

标题: 2017年9月7日公益PCB评审报告节选 [打印本页]
作者: EDA365QA    时间: 2017-9-8 09:04
标题: 2017年9月7日公益PCB评审报告节选
1.电源焊盘没有钢网
- _7 U; f& c" ?" T+ |
3 k4 D# Z( a2 c1 j
作者: EDA365QA    时间: 2017-9-8 09:04
2.由于U1输出的4输模拟信号需要穿过数字区域(VC)到电源区域(VS)，因此建议信号靠近旁路电阻(R51)进入电源区域后再分开; n& z; S/ ]  `# a' z4 [
- v( m' c: g/ l" I+ D1 _0 z
作者: EDA365QA    时间: 2017-9-8 09:04
3.串口器件周边的5个电容建议都加粗处理5 g; k# _% e2 ^4 B# K4 R

- I2 e- ~3 I$ D1 e3 _3 u
作者: EDA365QA    时间: 2017-9-8 09:05
4.6V从电源(U6)到产生模拟5V的电源模块(U7)只有TOP层这些连接，需要加宽8 ~& `7 I2 t% e
0 t* t4 r; w7 V9 d. I3 w0 m4 |% |
作者: EDA365QA    时间: 2017-9-8 09:05
5.晶振供电电路，加粗处理
" `: d) s$ l, \# p4 W4 r
9 S% P) ]4 b, d- g. G
作者: EDA365QA    时间: 2017-9-8 09:05
6.参考面上有多余的挖空区域，导致时钟信号参考面部完整3 ~5 x- h/ }$ t+ C# d% F- I! ^$ q

$ k9 E5 N/ U6 p( y# `2 V! Q
作者: EDA365QA    时间: 2017-9-8 09:06
7.关键信号参考面不完整，多次跨分割及悬空
8 t9 d$ Y: n( k  o4 |
/ X0 C8 j# W2 }. i
作者: EDA365QA    时间: 2017-9-8 09:06
8.变压器前后需要做隔离处理7 _+ g' w% e  S7 h& c& r8 j
: \8 g4 ^6 M1 s! V' v
作者: EDA365QA    时间: 2017-9-8 09:06
9.USB是差动信号，需要按照差分走线% u! \( @" M, f& x* u
( [- O$ {& a/ {5 I* _
作者: EDA365QA    时间: 2017-9-8 09:06
10.此类器件都是光耦器件，建议挖空处理。所有层都不要过线
7 L1 \" {3 z, Y$ ]3 g 4 M- W1 e8 Z$ Z4 u
作者: 紫菁    时间: 2017-9-8 09:17
作者: 邹华逊    时间: 2017-9-8 13:17
学习了！！！
作者: Csec    时间: 2017-9-9 13:55
学习了，很强大！！！
作者: 丶vagrant    时间: 2017-9-9 17:00
look look  , study hard
作者: qilinwang66    时间: 2017-9-11 09:11
作者: 邹华逊    时间: 2017-9-11 10:41
学习了！！！
作者: 菜鸟小泽    时间: 2017-9-11 20:10
EDA365QA 发表于 2017-9-8 09:06
1 u$ x& V$ Q. J' y' u10.此类器件都是光耦器件，建议挖空处理。所有层都不要过线
0 N2 f' k$ P( _+ v' f' h4 u# _( U
请问该类器件不挖空在内层直接电源隔离是否可取？
' B( z$ C  F3 K
作者: pcb    时间: 2017-9-12 09:55
菜鸟小泽 发表于 2017-9-11 20:10
: ^" L0 V8 M; R& G. w( i8 f请问该类器件不挖空在内层直接电源隔离是否可取？
1 I+ U: ~, Q3 r1 e
没有绝对的,你规范设计就不容易出问题., ~! B. o! c* `) Y3 S
作者: 菜鸟小泽    时间: 2017-9-12 20:34
pcb 发表于 2017-9-12 09:55
; _) j/ ]- Z  u没有绝对的,你规范设计就不容易出问题.
- c2 t$ k& H! B/ J
请问版主该图片列举的光耦器件速率达到了多少，可以作为平时设计的一个参考
4 y/ G- s& T2 ]3 ]1 Q; d
作者: pcb    时间: 2017-9-13 14:38
菜鸟小泽 发表于 2017-9-12 20:34
) Q: B7 q% v! N& o$ Q8 B请问版主该图片列举的光耦器件速率达到了多少，可以作为平时设计的一个参考
( a6 _6 O- O# P' y7 ]/ F
光耦是隔离器件,是靠光电来耦合的不用考虑速率.( A, m  h+ \; k+ R  h0 Y
作者: 菜鸟小泽    时间: 2017-9-13 19:14
pcb 发表于 2017-9-13 14:38& h$ m6 o9 \7 ?& Y0 a# r0 H( Y9 G2 b
光耦是隔离器件,是靠光电来耦合的不用考虑速率.
1 Q0 d' q: N8 ?% x" B. I! q
学习了，谢谢
% a  _9 B' d' s2 l; `8 v
作者: shmidly    时间: 2017-9-14 16:16
:hug:
作者: fengyu6117    时间: 2017-11-6 16:19
EDA365QA 发表于 2017-9-8 09:06
. r" f$ D: ?: R' e10.此类器件都是光耦器件，建议挖空处理。所有层都不要过线
# x* B3 f0 }1 w! P9 `2 ~3 \
如果需要挖空光耦下面，也不能完全隔离好啊，那不就需要光耦前端走线路径所有层都需要挖空了吗。
' ~$ R0 r8 u3 r6 F, t( l  b% _# I4 A' @% B. M8 A$ m- ~




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2