EDA365电子工程师网
标题:
cadence sigrity 模型问题请教
[打印本页]
作者:
pury
时间:
2017-8-29 20:57
标题:
cadence sigrity 模型问题请教
我现在有一个飞思卡尔的P1022的CPU挂接的4片DDR3,组成64位带宽,想用sigrity仿下DDR3的信号,但是发现用system在赋模型的时候CPU居然只有DDR2,DDR3的都被屏蔽 了,请教下是在哪里选择,还是说这个是需要直接修改模型?
1 `# z7 s9 J* \# a# A. V1 `9 e
作者:
miaomiao83
时间:
2018-5-22 08:35
换版本吧,并不是任意一个版本的Sigrity都可以仿真DDR3
作者:
tomzhao
时间:
2018-5-31 15:37
原来如此
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2