分割线上绕线.jpg (51.09 KB, 下载次数: 0)
下载附件 保存到相册
2017-8-5 08:57 上传
孤立铜.jpg (48.58 KB, 下载次数: 0)
晶振电源加粗.jpg (29.58 KB, 下载次数: 0)
2017-8-5 08:58 上传
DDR3时钟匹配在末端.jpg (32.45 KB, 下载次数: 0)
AD芯片中心焊盘错误.jpg (53.97 KB, 下载次数: 0)
2017-8-5 08:59 上传
CPCI的时钟要求等于2500MIL.jpg (31.04 KB, 下载次数: 0)
2017-8-5 09:02 上传
保护地间距太近.jpg (33.45 KB, 下载次数: 0)
2017-8-5 09:03 上传
PWR05层+5V有悬空铜.jpg (30.73 KB, 下载次数: 0)
2017-8-5 09:04 上传
模拟数字铺铜跨区.jpg (37.86 KB, 下载次数: 0)
有2个VIA没有接上电源.jpg (59.55 KB, 下载次数: 0)
2017-8-5 09:06 上传
EDA365QA 发表于 2017-8-5 09:03 * M. R7 N) k3 z" |7 H: K3 N6. CPCI的时钟要求等于2500MIL.