EDA365电子工程师网

标题: 2017年7月24日公益PCB评审报告节选 [打印本页]

---

作者: EDA365QA    时间: 2017-7-25 08:48
标题: 2017年7月24日公益PCB评审报告节选
1.  晶体电容尽量不要放末端,出现残端现象.
8 G2 R; _3 Y* y' D
7 |! O+ H  Q$ {& t2 x& ?; z

---

作者: EDA365QA    时间: 2017-7-25 08:49
2.  插件电容水平垂直各一个方向.

---

作者: EDA365QA    时间: 2017-7-25 08:50
3.  布线在分割上了.

% |1 O  p) J' @5 M

---

作者: EDA365QA    时间: 2017-7-25 08:51
4.  保护地与GND尽可能不重叠，保护地与其它网络要求1MM以上间距.

8 n+ R. q6 R  r2 L

---

作者: qilinwang66    时间: 2017-7-25 08:53

---

作者: EDA365QA    时间: 2017-7-25 08:53
5.  优化布线尽量少走蛇形线.

9 L0 Z! L4 j4 ~, r- v

---

作者: EDA365QA    时间: 2017-7-25 08:54
6.  有多次跨分割了.

2 R) A, Z- Y% O$ P7 N) n1 F( f% E

---

作者: EDA365QA    时间: 2017-7-25 08:55
7.  5v电源要加强.

---

作者: EDA365QA    时间: 2017-7-25 08:56
8.  电源PIN加粗.
0 I4 `/ R; d6 ?( T* R6 }  Q

---

作者: EDA365QA    时间: 2017-7-25 08:56
9.  走类差分包AGND.
! O$ G  X' O' N2 l4 b% G

---

作者: EDA365QA    时间: 2017-7-25 08:58
10.  布线没在参考面上.
, `+ A/ j- C! c, f" t; U
2 x2 t+ _; M! v1 D8 t- {. Z  e

---

作者: eddiemoon    时间: 2017-7-25 10:22
请问什么是残端效应？

---

作者: pcb    时间: 2017-7-25 13:15

eddiemoon 发表于 2017-7-25 10:22
9 d& `. R4 o: G  @2 y请问什么是残端效应？

残端效应就相当于天线.

---

作者: eddiemoon    时间: 2017-7-25 14:39
天线效应是pcb线长波长的20分之一吧，那你说那个电容应该怎么摆放好点呢？

---

作者: pcb    时间: 2017-7-25 15:12

eddiemoon 发表于 2017-7-25 14:39
天线效应是pcb线长波长的20分之一吧，那你说那个电容应该怎么摆放好点呢？

, X  E7 {$ s7 _. p+ C* v) y: Y8 Y摆在晶体前面靠电阻.
' v4 w5 ?6 F! h

---

作者: eddiemoon    时间: 2017-7-25 16:30

pcb 发表于 2017-7-25 15:12
5 z% K% f5 E( F8 b2 ?摆在晶体前面靠电阻.

嗯，摆电阻那里是进一些，走线短，EMI也小。
- ~* ~" {; h0 N4 I, h! A) \4 }

---

作者: fengyelyl    时间: 2017-8-18 11:57

EDA365QA 发表于 2017-7-25 08:53
5.  优化布线尽量少走蛇形线.

4 P2 Y5 Z; O* [0 R4 T不走蛇形线，空间条件有限的情况下差分线等长如何控制？
7 {" X% e7 c( c" e- H) Y, @4 I

---

作者: pcb    时间: 2017-8-18 13:50

fengyelyl 发表于 2017-8-18 11:57
( R( [' T1 k+ B, v/ P不走蛇形线，空间条件有限的情况下差分线等长如何控制？

+ l5 p( O$ Z* i: E/ q看图片有箭头.

---

作者: fengyu6117    时间: 2017-11-9 08:55

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2