EDA365电子工程师网
标题:
AD7.1 layout时元件靠近时出错
[打印本页]
作者:
qiuho
时间:
2008-12-10 09:32
标题:
AD7.1 layout时元件靠近时出错
我在用AD7.1layout时,不同元件相互靠近时出现如图所示的绿色标记,很显然,
1 N! b9 Q1 V4 U; S2 p* m7 F
系统把安全间距的边界识别在外围丝印上了,而实际上,我需要的只是焊盘之间
# d" l9 [7 f6 M" W
的距离不得低于安全距离,丝印则允许重叠,以前用99se时同事也遇到过这个问
* p/ B& H, o1 C
题,已经捆扰了我整整2年,恳请高人指点如何解决这个问题,不甚感激!急用啊
7 x' s b6 ?% j2 R2 ~; P
小弟跪求!!!
error.gif
(5.4 KB, 下载次数: 0)
下载附件
保存到相册
2008-12-10 09:32 上传
作者:
kellerman
时间:
2008-12-10 09:51
元件干涉当然以外围的丝印层为准了。 因为丝印框描述的是器件的外形。如果你的器件确实比丝印层的外框小,说明你的库做的不合适。如果器件跟丝印的外框一样或者接近。你又放得这么近的话,恐怕会装不上去器件。
作者:
zyunfei
时间:
2008-12-10 21:29
把元件间的间距的rule关掉就可以了!
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2