EDA365电子工程师网

标题: 2017年7月19日公益PCB评审报告节选 [打印本页]
作者: EDA365QA    时间: 2017-7-20 08:51
标题: 2017年7月19日公益PCB评审报告节选
1.  音频模拟线加粗走类差分.
& s$ P" L% V6 C6 o# g: l# M 4 r- k  p- |. _( D: }& q6 c# ^
作者: EDA365QA    时间: 2017-7-20 08:52
2.  信号线应走阻抗线.9 s  p% L% l' o7 S

; k( ?; K( U  {- v1 g7 P4 ?3 @
作者: EDA365QA    时间: 2017-7-20 08:53
3.  ESD应靠近接口.
& t2 l) N" L, {$ u/ y - }) a) G4 ]' z9 o. p( B8 w
作者: EDA365QA    时间: 2017-7-20 08:54
4.  电源PIN脚加宽.  p8 W/ b4 P) |' s; l5 S, M

% v6 a& o( t5 x2 B. L
作者: EDA365QA    时间: 2017-7-20 08:55
5.  带变压器的网口下挖空处理.
7 |6 V& C& a* d3 K/ n ! G$ D+ z1 f/ b
作者: EDA365QA    时间: 2017-7-20 08:55
6.  晶体电容不要放后面出现残端.
" _/ F, Z# t$ n$ E
+ v6 R  m: ?$ s" \2 s
作者: EDA365QA    时间: 2017-7-20 08:56
7.  天线部分加粗控50OHM，陶瓷天下要挖空按DATASHEET处理./ U* Q7 D" ], e4 b

) C# I+ [' i, q. m) C
作者: EDA365QA    时间: 2017-7-20 08:57
8.  升压电路应缩小回流路径.+ K& Z( D* l2 c1 J7 G6 C/ I  Y$ O

9 N4 {. Y6 W' f" F6 l. t- A$ q; P
作者: EDA365QA    时间: 2017-7-20 08:57
9.  有线在挖空区.
3 L) O; y' S0 W; t3 {& a( ~
4 g! U2 l) Z5 p" [+ p
作者: EDA365QA    时间: 2017-7-20 08:58
10.  平面铜只有一个VIA，电源被VIA隔小了.$ m+ p! V' }2 ~, B
0 d" \$ Q  ~' V/ O" f
作者: shmidly    时间: 2017-7-20 11:31
赞，谢谢
作者: guhanzuiying    时间: 2017-7-20 16:46
作者: 攻城拔寨    时间: 2017-7-20 17:47
厉害，啥时候才能有QA的水平啊/ ?1 F0 X8 B3 i
作者: 紫菁    时间: 2017-7-21 08:43
赞，学习了
作者: qilinwang66    时间: 2017-7-21 08:44
作者: 丶vagrant    时间: 2017-7-21 08:49
very good ， study...
作者: junieya    时间: 2017-7-24 16:32
EDA365QA 发表于 2017-7-20 08:58$ U, Z  L  g# m, U, k1 ~
10.  平面铜只有一个VIA，电源被VIA隔小了.

4 T- U; G4 i% p; x# y) X请问这条如何理解？ pcb小白求教
- s. \1 e' M. Z; V. K
作者: pcb    时间: 2017-7-25 09:28
junieya 发表于 2017-7-24 16:32
7 t" }' |) \! t1 q5 j请问这条如何理解？ pcb小白求教
4 z( S1 E  X9 b2 |) m* ]
1.平面铜只有一个VIA,肯定的说这块铜没有作用.+ P. T  i( |, _2 R
2.电源被VIA隔小了,电源通路太细., y5 @/ t1 n7 F3 ?' M& T
作者: whlo    时间: 2017-11-4 11:27
EDA365QA 发表于 2017-7-20 08:55
4 t; ~# J" M$ T1 n# q6 Z) A& t# x6.  晶体电容不要放后面出现残端.
2 I% i  N- ~4 j
啥意思？没看懂



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2