EDA365电子工程师网

标题: PADS logic怎么导出网表，导入到allego画板 [打印本页]
作者: blyxz    时间: 2017-7-19 16:30
标题: PADS logic怎么导出网表，导入到allego画板
各位大大：     求教～～～PADS logic怎么导出网表，像AD里面的protel、telesis网表一样经过转换就能导到allegro下画PCB？？？3 }; ]* M4 s0 k+ E3 e# g

8 f6 \% q8 b. n2 T8 @- U# s5 o/ F" ]- L* T" E& u
作者: linxiwell    时间: 2017-7-19 21:27
用EDA_BOMHelper可以读取Logic的原理图然后生成telesis网表。
作者: blyxz    时间: 2017-7-20 17:26
linxiwell 发表于 2017-7-19 21:27
' F* B1 b, A6 m& l( b7 G7 ~用EDA_BOMHelper可以读取Logic的原理图然后生成telesis网表。
) k' e/ [5 C  N2 ~: a* |7 p
论坛上的EDA_BOMHelper都被屏蔽了！！？阁下能发我一份么
作者: linxiwell    时间: 2017-7-20 19:43
blyxz 发表于 2017-7-20 17:26/ K& F: O# L2 D1 c2 Q- k$ `4 R
论坛上的EDA_BOMHelper都被屏蔽了！！？阁下能发我一份么

" o# M3 o' o6 t7 I不是不发而是发了你也用不了。是要注册的。抱歉啊！  y+ {* F9 e" v, M' H7 _8 ~5 k




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2