EDA365电子工程师网

标题: VIA隔离太大，铜覆盖不到 [打印本页]
作者: sketty    时间: 2017-7-17 14:18
标题: VIA隔离太大，铜覆盖不到
VIA隔离太大，铜覆盖不到，如图，怎么破？从哪改？谢谢！
( q5 x' M! s- I& }/ c
" w$ v5 u( B) c- N+ A

1500272286(1).png (17.77 KB, 下载次数: 3)

1500272286(1).png
作者: yangjinxing521    时间: 2017-7-17 15:06
改小，没毛病。。。。。
作者: xueling2009    时间: 2017-7-18 08:56
是不是地的网络单独设置了规则？
作者: pcb    时间: 2017-7-18 09:14
设置区域规则.
作者: xueling2009    时间: 2017-7-21 11:23
xueling2009 发表于 2017-7-18 08:565 l8 `9 S& C: M8 I. |! J
是不是地的网络单独设置了规则？
$ Y. p6 t" C) r% S# I
不客气的。
3 u8 f& [8 |$ e& z' P; G% [3 c$ ]' j% W7 g" w
作者: IKE    时间: 2017-7-23 14:35
孔到铜规则改小，默认规则/层规则/网络规则/class规则都看一遍。。。。
作者: chengdandan    时间: 2017-7-26 10:02
1. 孔设置满接，不要热焊连接7 r8 T7 J/ w5 ^) t; X
2.设置敷铜框为5mil、* N6 }, X' z- U9 m) ~. `$ H) h1 R
作者: chengdandan    时间: 2017-7-26 10:06
哦，还有　设置敷铜格点为0.1　
作者: li262925    时间: 2017-9-21 15:33
最后怎么解决的？
作者: tanke    时间: 2017-9-28 15:48
谢谢，，学习了，



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2