EDA365电子工程师网

标题: 网口与CPU不在同一块板上，link不起来 [打印本页]

作者: ruiquan765 时间: 2017-7-14 15:25
标题: 网口与CPU不在同一块板上，link不起来
HI，各位大侠：
近期设计了一款电路，使用的方案是高通的QCA9531，我将CPU设计在一块板上，网口和变压器设计在另外一块板上，网口数据线用PH2.0的线连接，如下图，
现在遇到的问题是，网口很容易就link不起来，有时用着用着就突然连不起来了，有些压根就没起来过。网口是带POE功能的，尝试过只接网口功能，其他都不要，也没有什么改善。请大家帮忙分析一下哪里有问题？谢谢

作者: ruiquan765 时间: 2017-7-14 15:32

这是网口的电路，P0TX和P0RX直接接到了CPU

作者: xynsy123 时间: 2017-7-14 16:12
建议使用示波器测量一下网络变压器，以及RJ45引脚处的信号波形，经过这种排线后，差分线信号的质量会下降。对比看一下百兆应该有的信号波形：

这是百度文库上可以查到的规范；

这是网口的实测波形，你看下你的波形是否有变差。

作者: cjz351421568 时间: 2017-7-15 00:27
菜鸟表示不懂哦

作者: 酱紫 时间: 2017-7-16 19:34
解决了吗？我也想问知道

作者: wangyiqun823 时间: 2017-7-17 09:18
这样的做法，阻抗没法控制，估计你的差分信号不行

作者: yhg-cad 时间: 2017-7-17 09:48
PH2.0的线，应该有影响吧。老乡，前几年转硬件，水平应该提高很多了吧

作者: huo_xing 时间: 2017-7-17 15:12
phy在哪？和cpu在一起吗？

作者: fyangp 时间: 2017-7-18 09:17
有没有测试过能联通时的带宽？

作者: 嗜血霓裳 时间: 2017-7-18 17:13
我觉得是因为变压器到PHY之间的布线问题。 1，阻抗不能保证， 2，差分信号变成了单端信号 3，不具备抗干扰能力。

作者: zhuyt05 时间: 2017-7-20 11:41
你可以剪一段网线，把里面的差分线抽出来，做到PH2.0的插头里，然后试下，这可以排除是否是PH2.0线缆造成的

作者: xhy_hard 时间: 2017-7-20 19:09
1、走线太长了，从另一块板到变压器后，再用PH2.0的线接到另一块板上，TXRX走的线，应该快有20cm了吧？
2、变压器到PHY芯片的地方有10cm的长度是没有阻抗的，信号会很差

作者: xhy_hard 时间: 2017-7-20 19:10
你可以先试一下，将PH2.0的线，剪短，让线尽量短，同时，将TX+ TX-的线弄成双绞线；RX+ RX-的线弄成双绞线；测试看看，线尽量短

作者: kevin890505 时间: 2017-7-22 09:33
胆子大哦，MDI一般不建议这么处理的，毕竟是速率偏高的模拟信号。一般都是过了变压器才用线接的，阻抗没那么敏感。建议你吧这两个插座直接叠起来缩短阻抗失配长度试试看，比较下是不是这段线引起的。

作者: maxnnw 时间: 2017-7-27 11:42
关注此问题，期待楼主的测试结果。

作者: ruiquan765 时间: 2018-3-7 16:26
谢谢大家的关注，这个问题最终的发现是，POE没有加防浪涌器件，造成残压过高，损坏了CPU。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)