EDA365电子工程师网

标题: 2017年6月21日公益PCB评审报告节选 [打印本页]

作者: EDA365QA    时间: 2017-6-22 13:57
标题: 2017年6月21日公益PCB评审报告节选
1.       金手指不要开钢网,如果金手指上锡则无法插装使用了。
- @! o$ h# H" ]6 r

0621-1金手指无需开钢网.jpg (25.83 KB, 下载次数: 0)

0621-1金手指无需开钢网.jpg

作者: EDA365QA    时间: 2017-6-22 13:57
2.        GTX时钟匹配需要靠近芯片端。

0621-2GTX时钟匹配.jpg (29.04 KB, 下载次数: 0)

0621-2GTX时钟匹配.jpg

作者: EDA365QA    时间: 2017-6-22 13:58
3.        DDR数据线走线异常,有残端分叉段。

0621-3DDR走线异常.jpg (28.41 KB, 下载次数: 0)

0621-3DDR走线异常.jpg

作者: EDA365QA    时间: 2017-6-22 13:58
4.        485是差动信号,常规可以按照100-120欧姆控制阻抗。

0621-4差动信号.jpg (28.98 KB, 下载次数: 0)

0621-4差动信号.jpg

作者: EDA365QA    时间: 2017-6-22 13:58
5.        开窗并漏铜处理,与导冷块保持良好接触。

0621-5导冷条开窗无铜.jpg (28.75 KB, 下载次数: 0)

0621-5导冷条开窗无铜.jpg

作者: EDA365QA    时间: 2017-6-22 13:58
6.        隔层参考第二层没有挖空,导致阻抗偏小。

0621-6隔层参考第二层未挖空.jpg (19.33 KB, 下载次数: 0)

0621-6隔层参考第二层未挖空.jpg

作者: EDA365QA    时间: 2017-6-22 13:58
7.        插件背面没有开防焊(allegro软件),会有绿油上焊盘,无法直接焊接器件。

0621-7漏开防焊.jpg (18.95 KB, 下载次数: 0)

0621-7漏开防焊.jpg

作者: EDA365QA    时间: 2017-6-22 13:59
8.        第七层铺铜漏附网络属性,影响6层和bottom的回流。

0621-8整层空网络.jpg (36.47 KB, 下载次数: 0)

0621-8整层空网络.jpg

作者: pcb    时间: 2017-6-23 09:05
经过专家的评审不想一次成功都难.
作者: 七彩雨    时间: 2017-6-23 16:11
棒棒哒
作者: 紫菁    时间: 2017-6-23 20:39
支持,已经发文件给专家检查,真的是细致到家。点赞。
作者: smare    时间: 2017-6-23 21:38
看了指出的问题,很多我也存在.谢谢
作者: 攻城拔寨    时间: 2017-6-26 10:56
看大师评审,自己做的时候能避免很多问题
( o0 `9 z2 V8 A4 d: c2 |
作者: Anne@1985    时间: 2017-7-1 22:30
真的好细心噢
作者: Jasminetr    时间: 2017-7-6 14:17
完美的
作者: 大漠落日    时间: 2017-8-23 21:21
学习,都是要一版成功的节奏
作者: sketty    时间: 2017-8-24 16:10
继续学习!
作者: zyh610710    时间: 2017-12-1 16:09
* R0 I7 V4 M5 |0 d, F" t2 C
继续学习!




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2