EDA365电子工程师网

标题: SIP设计导入封装为何放不到BASE层每次都放到TOP了 [打印本页]

作者: lgj0810 时间: 2017-6-17 17:11
标题: SIP设计导入封装为何放不到BASE层每次都放到TOP了
SIP设计的时候 wirebond top base 三层，导入芯片时候芯片在WIREBOND层导入封装时候选择了BASE层但是放置的时候总是在TOP层不知道如何设置

作者: denny_9 时间: 2017-6-19 14:33
镜像

作者: pjh02032121 时间: 2017-6-19 16:56
请参考楼上答案！

作者: 平流层 时间: 2017-6-20 18:35
先把封装改为一般器件属性,然后镜像

作者: haveok 时间: 2017-6-29 14:23
die stack editor 设置层

作者: denny_9 时间: 2017-7-21 14:02
做软件的难道就不知道有放置在base层的需求吗。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)