EDA365电子工程师网

标题: 2017年6月13日公益PCB评审报告节选 [打印本页]

作者: EDA365QA    时间: 2017-6-13 19:57
标题: 2017年6月13日公益PCB评审报告节选
应众多网友要求,希望公开评审意见以便让更多人学习,本贴为6月13日公益PCB评审报告节选。
旨在传播规范的PCB设计理念,帮助设计师们提升设计水平,提高设计质量。
欢迎大家在每日贴吧中打卡讨论学习。

. A6 H0 l: U8 |- t" D: K
PS:如果想要得到一份专属于您的评审报告,让自己的设计文件与专家见面,那就快快行动起来,发送给我们

6 G7 a/ }( m- p; f  a  V+ {
作者: EDA365QA    时间: 2017-6-13 19:58
1、结构要求此处兼容设计两类过孔,板内封装没有加入此孔且无特别说明此处需要挖槽处理。制版后影响结构安装。
% f$ ?% n0 Z6 o6 r2 n' x

0613-1封装与结构图不匹配.jpg (59.12 KB, 下载次数: 7)

0613-1封装与结构图不匹配.jpg

作者: EDA365QA    时间: 2017-6-13 19:58
2、422串口的最大传输速率是10Mb/s。采用差模传输,抗干扰能力强。7 l; l$ S6 m5 O- N

0613-2差分走线按单端走线走.jpg (24.14 KB, 下载次数: 11)

0613-2差分走线按单端走线走.jpg

作者: EDA365QA    时间: 2017-6-13 19:59
3、音频信号是模拟信号,为了得到更好的信号质量,通常都会包地并打地过孔处理。$ G: d" P% F/ `' N* \& U3 }* r! s

0613-3模拟线没有包地.jpg (26.48 KB, 下载次数: 2)

0613-3模拟线没有包地.jpg

作者: EDA365QA    时间: 2017-6-13 19:59
本帖最后由 EDA365QA 于 2017-6-13 20:06 编辑 0 |0 ^7 x8 W1 s, F

0 y# E4 t$ P1 V9 `$ L4、电源地和板内地互联磁珠需要短而粗的走线及更多的过孔来降低阻抗和保证通流量。
* X/ f5 a1 J8 W, N% k  l7 V

0613-4板内两种地连接瓶颈.jpg (62.11 KB, 下载次数: 3)

0613-4板内两种地连接瓶颈.jpg

作者: EDA365QA    时间: 2017-6-13 20:00
5、FPGA的特殊要求:接入的100欧电阻到FPGA的走线长度相等,故接入到1.2V电源的走线应在电阻走而不能从过孔直接取电。( w! ?* T9 x9 u  y( s

0613-5芯片特殊等长要求.jpg (31.57 KB, 下载次数: 9)

0613-5芯片特殊等长要求.jpg

作者: EDA365QA    时间: 2017-6-13 20:00
6、射频部分需要控制50欧姆阻抗线,第二层挖空后第三层需要埔地作为回流参考平面。
. t+ g( B$ [4 g

0613-6射频线没有控制阻抗.jpg (31.13 KB, 下载次数: 2)

0613-6射频线没有控制阻抗.jpg

作者: EDA365QA    时间: 2017-6-13 20:01
7、电源需要短粗布线,提供芯片工作电流。  _- ~1 ]- f# t6 d9 e7 k

0613-7电源线过细.jpg (37.8 KB, 下载次数: 3)

0613-7电源线过细.jpg

作者: EDA365QA    时间: 2017-6-13 20:02
8、电源芯片的正负sense是很重要的采样点,需要走类差分在滤波电容后取电。不正确的连接会影响输出电压的准确性。
3 j. _  t5 }& ^: p

0613-8电源芯片sense处理不当.jpg (39.12 KB, 下载次数: 2)

0613-8电源芯片sense处理不当.jpg

作者: EDA365QA    时间: 2017-6-13 20:03
9、高速射频不要走无关电源到其下方,否则会引起不必要的干扰。射频部分电源不大的情况可以采用走线形式处理,保证过流量即可。, b, S" U5 d" F/ s

0613-9无关电源铺铜到射频区域.jpg (14.22 KB, 下载次数: 3)

0613-9无关电源铺铜到射频区域.jpg

作者: EDA365QA    时间: 2017-6-13 20:03
10、走线走在平面挖空区,阻抗线没有参考平面会引起阻抗不连续。1 b: ^0 t4 Q7 ^2 ~. ~/ a# a

0613-10走线在分隔带上.jpg (19.19 KB, 下载次数: 3)

0613-10走线在分隔带上.jpg

作者: 紫菁    时间: 2017-6-13 20:25
学习了,先打卡。
作者: pcb    时间: 2017-6-14 08:47
非常好的学习要点,必须先赞一个.
作者: 461412460    时间: 2017-6-14 09:20
必须点赞
作者: steven    时间: 2017-6-14 09:34
这个活动好,强烈支持!评审意见多多益善!
作者: lxz0708    时间: 2017-6-14 09:55
32个赞,先收藏学习了,期待更多的评审意见,同类问题提前预防。
作者: EDA365QA    时间: 2017-6-14 09:56
紫菁 发表于 2017-6-13 20:25
7 L8 K& a/ W: V. y. d学习了,先打卡。

0 u, l8 j: R3 ~( s0 x( j持续学习哦。
' [+ G  c# t* v  t9 j8 w% o( n
作者: EDA365QA    时间: 2017-6-14 09:59
461412460 发表于 2017-6-14 09:20! n0 j6 L# P. l, E' u1 F/ t# v
必须点赞
& U: h, R5 y* Y$ b" z0 o/ D
每天进步一点点,我们会持续更新,请继续关注支持。
3 _. ~# X9 M3 l& ]' J
作者: EDA365QA    时间: 2017-6-14 09:59
steven 发表于 2017-6-14 09:343 l/ Q& A1 F' T5 s7 L
这个活动好,强烈支持!评审意见多多益善!
- U- H% G2 Q! Y$ I; C, @- J
每天进步一点点,我们会持续每天更新,请继续关注支持。; {! T: _3 d0 J7 c) o

作者: EDA365QA    时间: 2017-6-14 09:59
lxz0708 发表于 2017-6-14 09:55! c8 I  }5 T& p) x  t
32个赞,先收藏学习了,期待更多的评审意见,同类问题提前预防。
7 p; G  L( P! O2 l$ K- [% \4 b' b
每天进步一点点,我们会持续每天更新,请继续关注支持。: s- M. I+ j$ B+ V2 A

作者: 江门彦祖    时间: 2017-6-14 15:58
好东西啊,学习了
作者: janey0615    时间: 2017-6-14 16:31
学习!
作者: 七彩雨    时间: 2017-6-14 16:35
pcb工程师的福利啊
作者: 谁家的熊孩子    时间: 2017-6-14 17:45
如果可以重点分类贴出评审意见就更好了~   比如说,这个板的重点是RF部分,那么集中贴出RF的问题;然后下次重点是音频模块,然后就重点贴出音频模块的意见,模块化更容易学习,谢谢啦~
作者: EDA365QA    时间: 2017-6-14 19:47
江门彦祖 发表于 2017-6-14 15:58
/ n. P% Y1 Q0 k* N0 W. b) n好东西啊,学习了
7 c0 |1 k; ?4 r0 b  Y. |
加油哦,每天的点滴学习成为日常的好习惯。
作者: EDA365QA    时间: 2017-6-14 19:48
janey0615 发表于 2017-6-14 16:31
2 l* U' q3 Q$ M3 k; E学习!
  `: m* n+ M5 S' p6 J
加油哦,每天的点滴学习成为日常的好习惯。
$ F! K$ `: q: v
作者: EDA365QA    时间: 2017-6-14 19:48
七彩雨 发表于 2017-6-14 16:35$ l7 _$ ~+ u' [) ~5 s4 Y( q! d: M, n9 t8 ~
pcb工程师的福利啊
" k5 f4 L2 I$ L
加油哦,每天的点滴学习成为日常的好习惯。* ]; p. \. w9 S) g$ O2 S

作者: EDA365QA    时间: 2017-6-14 19:50
谁家的熊孩子 发表于 2017-6-14 17:45
; S$ L5 Q- G. [7 ~如果可以重点分类贴出评审意见就更好了~   比如说,这个板的重点是RF部分,那么集中贴出RF的问题;然后下次 ...
8 S4 }5 f6 E1 ?6 ]4 U7 X5 V
感谢您的宝贵建议,我们会着重考虑您的意见的。现在的日贴是有时限性质的节选,注意哦是大量评审意见中的节选。
作者: bingshuihuo    时间: 2017-6-14 20:42
非常好的学习要点,必须先赞一个.
作者: 谁家的熊孩子    时间: 2017-6-15 09:08
EDA365QA 发表于 2017-6-14 19:50+ l6 P# X: }/ a/ o2 I' k, ]/ o
感谢您的宝贵建议,我们会着重考虑您的意见的。现在的日贴是有时限性质的节选,注意哦是大量评审意见中的 ...

. F! J2 D9 E& ~% d- [0 I哦哦~  也就是说 并不是一个板子上出现的问题,是吧' R) M: y) [' ]0 P  S

作者: EDA365QA    时间: 2017-6-16 09:56
bingshuihuo 发表于 2017-6-14 20:42
6 E/ O6 j9 Q4 f5 `非常好的学习要点,必须先赞一个.
) u+ @! h( `' o( B" L8 P0 N1 c
点滴积累很重要。加油!
- s) Y" O" z$ K0 j* O
作者: EDA365QA    时间: 2017-6-16 09:59
谁家的熊孩子 发表于 2017-6-15 09:08  w/ {" ]+ i+ X. }% S+ o# v& R, y
哦哦~  也就是说 并不是一个板子上出现的问题,是吧

; X6 Z; W' E9 ^) [  F没错。" s+ k) J8 @/ S# T: L

作者: herry9231    时间: 2017-6-16 15:26
问题点都很有代表性,顶。。。
作者: kebi黄    时间: 2017-6-16 15:29
hhhh
作者: Mj飞    时间: 2017-6-19 09:00
学习,谢谢LZ 点赞
作者: 七彩雨    时间: 2017-6-19 11:12
赞一个
作者: sketty    时间: 2017-6-23 13:22
真心不错,受益多多,感谢!
作者: sketty    时间: 2017-6-23 13:47
EDA365QA 发表于 2017-6-13 20:00
( K3 R; e, J: A4 n5 |9 b% e' I5、FPGA的特殊要求:接入的100欧电阻到FPGA的走线长度相等,故接入到1.2V电源的走线应在电阻走而不能从过孔 ...

! q+ Z( B5 n3 h报告:这个不太懂。怎么叫不能从过孔取电?这个电阻靠近FPGA的接入点放置,不是通过打孔接起来的吗?两边都是通过VIA接起来的吧?
) p: E3 I& x: e! C" K: C) B9 x
作者: hudan050408707    时间: 2017-6-25 09:24
过来支持下了,学习学习
作者: 紫菁    时间: 2017-6-30 08:43
sketty 发表于 2017-6-23 13:47
  X! z! r; f8 p* m* ]+ l& |报告:这个不太懂。怎么叫不能从过孔取电?这个电阻靠近FPGA的接入点放置,不是通过打孔接起来的吗?两边 ...

( T4 G1 Z! Q; m: K  Q2 U  \0 _这个我知道,做过这个类型的。如图所示) ?( C$ l( p8 x3 a

111111.jpg (12.75 KB, 下载次数: 0)

111111.jpg

作者: lc526140515    时间: 2017-7-3 11:26
可以每周而不是每天更新吗,感觉质量不高,挑选经典的再上传
作者: 不羁的风    时间: 2017-7-19 15:42
非常好
作者: sketty    时间: 2017-8-21 14:51
EDA365QA 发表于 2017-6-13 20:034 g: {; K0 ~6 z3 b$ V8 y  u$ O6 x
9、高速射频不要走无关电源到其下方,否则会引起不必要的干扰。射频部分电源不大的情况可以采用走线形式处 ...

" s" F1 Y/ J$ [9 C这意思是电源层在划分铜箔时,射频信号及其相关零件下面直接不要铺就可以了吗?
- Q. m7 r4 z* l- ?8 [7 J8 |5 X
作者: EDA365QA    时间: 2017-8-22 08:37
sketty 发表于 2017-8-21 14:516 c4 h1 f8 k6 v' x" |
这意思是电源层在划分铜箔时,射频信号及其相关零件下面直接不要铺就可以了吗?

" V  Q, J( f0 x$ N  j; R3 x; ?射频信号及其相关零件下面铺GND.
' q1 |* i. J5 i7 n( w$ f
作者: Haiting32451    时间: 2017-9-14 17:24
学习了。
作者: niuminghui    时间: 2017-9-29 11:28
必须点赞!
作者: 小四月    时间: 2017-10-20 21:43
必须点赞哦
作者: LiuTao166462139    时间: 2017-11-6 09:25
学习一下
作者: zyh610710    时间: 2017-11-7 15:04

( \9 k" o+ ?; v$ k. W过来支持下,学习学习
作者: hayden    时间: 2017-11-27 14:21
学习了
作者: gfm    时间: 2017-12-19 17:50
sketty 发表于 2017-6-23 13:47
4 j4 Z4 f& b! z报告:这个不太懂。怎么叫不能从过孔取电?这个电阻靠近FPGA的接入点放置,不是通过打孔接起来的吗?两边 ...
" M' u2 Y1 t0 U( N- B+ I2 C% C& t
要经过电容滤波。
% G1 P. G4 g% w0 q
作者: zyhuangj    时间: 2018-1-9 17:26
太好了这个=-=点赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞;P
作者: cc驴肝肺    时间: 2018-1-26 11:51
赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞
作者: Ling    时间: 2018-3-16 11:32
学习了
作者: 陆大少    时间: 2018-3-21 13:16

作者: 陆大少    时间: 2018-3-22 13:12

作者: 123wuhuiya    时间: 2018-7-3 17:45
:)




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2