EDA365电子工程师网

标题: 割不断的技术情怀（3）------测试与仿真结果对比(UP TO 20GHZ) [打印本页]

作者: amao 时间: 2017-6-7 10:45
标题: 割不断的技术情怀（3）------测试与仿真结果对比(UP TO 20GHZ)
本帖最后由 amao 于 2017-6-7 10:46 编辑

随着各类EDA软件“可获得性”的提高、国内SI知识的普及，工程师们使用SI仿真工具的门槛大大降低，现在的SI(signal integrity信号完整性)仿真成硬件开发流程中的一个必不可少环节，随着时间的演进，很多情况下会发现仿真流程有点象“套路”了，觉得大有演变为“Layout”Style的趋势！

然，事实并非想像中这么简单容易，见到的很多时候都是表象！想把SI做精，所涉及到的各类基础知识及实验闭环验证环节还是有一定的门槛---特别是高速。首先闭环验证所需要的测试样本生产及购买高端测试设备的费用就不为一般公司所愿意承担。如我们使用的67GHz PNA测试仪器及大尺寸探针测试台就是与国内那个技术最牛的500强公司配置是一样的。

前面的章节提到拟合提取了一个DK/DF的数据，还说得很有成就感，但这个数据有什么用处呢？回答这个问题前我会先问读者一个问题：我们为什么要做信号完整理性(SI)的仿真？什么时候必须要做信号完整性仿真？

PCB做SI仿真的目的是实现产品的一次性成功，即在PCB投板前先用仿真软件进行模拟成品结果，把错误消除在前面，这样就可以做到一次性投板成功，从而使PCB的设计周期越短，避免了由于产品性能不合要求而重新投板。仿真结果与测试结果越接近，仿真的可信度就越高，一次成功率也越高，这就是SI仿真的意义。说着说着发现与图1“零缺陷理念中的一次做对”不谋而合！

图1 SI仿真上与“零缺陷”不谋而合

对于信号速率较低且交付时间裕量较大的PCB设计，硬件设计可以经得起多次投板的折腾，SI仿真需求也许不太明显。但对于高速、多层并且开发时间较紧的PCB设计，SI需求就非常突出，因为这类PCB一次的投板金额就几万元以上，如由于PCB设计的问题再加上调试时焊上的贵重元器件，这个损失就更大了！这时PCB信号的SI仿真就意义重大。

实际的例子：我们之前设计成功的一款34inx19in大小，30层25G的背板（图2），光每片PCB制作成本就达到了6万多，由于使用了早期的研究技术成果（提取的DK/DF数据进行仿真），第一次投板就成功了！这个产品开发过程节省了大量的时间及费用。如投板失败，光算这类的昂贵高速连接器就“够你一壶”。

图2 早期开发成功的25G背板

20GHz的信号速率目前在国内大多数的产品中还没涉及。产品开发中涉及的信号速率率越高，设计难度就会越大、加工工艺越复杂度也越高、所用的材料也会越贵。

因而精确的仿真对于高速产品的成功开发起到至关重要的作用！下面做个仿真数据与测试实际数据比较的实验。

比较实验一共用到4组数据：

Ø VNA测试到的数据（Up to 20GHz ）

Ø 使用材料datasheet上提供的Dk/Df仿真得到的数据

Ø 使用上篇文章提取到的Dk/Df仿真得到的数据

Ø 使用经过优化的Dk/Df仿真得到的数据

下面分别使用各类Dk/Df数据仿真结果与测试结果分别比较：

1）【测试结果】Vs 【使用材料datasheet上提供的Dk/Df仿真结果】

从下图3比较结果看，在0-5GHz内，仿真结果与测试结果非常接近，频率大于5GHz后，仿真结果与测试结果偏离越来越大，到20GHz时已达到了0.5dB。

图3【测试结果】Vs 【datasheet上Dk/Df仿真得到的数据】

*图中蓝色为仿真曲线，粉红色线为测试曲线

2）【测试结果】Vs 【使用提取的Dk/Df数值仿真结果】

从图4比较结果看，在1-8GHz范围内，仿真结果与测试结果有0.1dB差别，而9-16GHz范围则非常接近，这个结果是前篇拟合时有意为之，因为如果拟合时把0-8GHz拟合好，则8GHz后面的测试与仿真结果会偏大些。

图4【测试结果】Vs 【自提取Dk/Df仿真结果】

*图中红色为仿真曲线，粉红色线为测试曲线

3）【测试结果】Vs 【使用提取并优化过的Dk/Df数值仿真结果】

上图4的拟合数据是基于Svensson/Djordevic算法，当拟合好0-8GHz频段时，后面的频段曲线吻合度会变差，而拟合好8-16GHz频段曲线时，则0-8GHz吻合度不够理想。突然灵光一闪，何不用分段拟合？自己佩服自己一把file:///C:/Users/CAD~1.SZ-/AppData/Local/Temp/msohtmlclip1/01/clip_image005.giffile:///C:/Users/CAD~1.SZ-/AppData/Local/Temp/msohtmlclip1/01/clip_image005.giffile:///C:/Users/CAD~1.SZ-/AppData/Local/Temp/msohtmlclip1/01/clip_image005.gif！想到了优化方法后，于是全频段都能对上了！！！

从下图5比较结果看，在0-16GHz范围内，仿真结果与测试结果都非常吻合，要再吻合后面的16-20G范围也不难做到。

图5【测试结果】Vs 【自提取并优化的Dk/Df仿真结果】

*图中红色为仿真曲线，粉红色线为测试曲线

4）【全放一起比较】

把所有数据全放在一张图（图6)上比较发现，使用供应商的DATAT数据与自提取的数据仿真结果与测试结果差别蛮大的！！！

图6 全部一起比较

比较完后细心的读者也许会问：既然供应商的数据都不如你测的好，那供应商提供datasheet上的数据要它何用？难道以前做的仿真项目都不准，但以前的产品没有问题啊！

呵呵！首先恭喜你学会思考file:///C:/Users/CAD~1.SZ-/AppData/Local/Temp/msohtmlclip1/01/clip_image005.gif。的确问题没想象这么严重，大家细看下图7的比较结果会发现，在0-5GHz范围内，使用DATASHEET上的DF/DK数据仿真与测试的结果非常吻合，也就是说在低频下使用DATASHEET上的DF/DK仿真结果也是很可信的，但是在5GHz以上时仿真与测试结果就分离了，这也是为什么高速PCB设计是产品设计的难点之一，有条件的当然是自行提取材料在高频时的DK/DF值了。

作者: denny_9 时间: 2017-6-9 10:19
是什么原因造成高频段使用datasheet内的Dk与测试的不一样。毛大咖。

作者: 紫菁 时间: 2017-7-21 12:00
好厉害

作者: b40614104 时间: 2017-8-23 22:57
读万卷书不如大师一席话。

作者: phicialy 时间: 2018-3-19 10:23
努力学习

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)