EDA365电子工程师网

标题: CLK与DQS要等长吗? [打印本页]
作者: NIWO99    时间: 2017-5-19 10:37
标题: CLK与DQS要等长吗?
本帖最后由 NIWO99 于 2017-5-19 11:24 编辑   s$ R- L# t( f) z7 }; P3 z0 T- U

' r- t* ?1 I, f: M, F大家来说说CLK与DQS要等长吗? 有的说DQS不能比时钟长，有的说DQS不能比时钟短，我现在有点晕了，上来问问懂的人。
" u/ ?7 c2 m" ]0 q( `2 Y3 J# i9 ?; b) x; g
假设，我要求时钟比DQS短不超过3500，长能超过500，那么在规则中能做到吗？
' B. _3 n- q5 j0 F/ X1 {以时钟线为TARGET .我要怎么写规则？  Delta= -3500  Tolerance=500
5 x* c8 [& a1 m; V我这样写对吗？6 A" z. K9 G& s/ x) }( \; h8 u- k

6 d( ?9 e' F" U1 `" n8 s
作者: NIWO99    时间: 2017-5-19 10:38
欢迎讨论
作者: ms642799785    时间: 2017-5-19 13:22
不需要
作者: superlish    时间: 2017-5-19 14:17
本帖最后由 superlish 于 2017-5-19 14:30 编辑
1 b9 n# t( p# T* `4 [$ E- O/ p' D' Z- T$ P3 O6 D
一般不做要求的吧& w  l# ?3 J( @* d, ^) S+ W# q
你看你的芯片是否有要求？？
3 U, G! O2 W: f! B6 U1 `& Z
; ?* U! N3 g1 l# o+ a: }7 VDelta 变量增量   TOlerance 误差 是+-的$ p, C1 @: g7 _% ~/ V( l- b. o! D
另外觉得楼主你的TARGET选择有问题？你到底是要长还是短啊？ ？: {  Q( v( ^1 I) z/ a8 w
像这种范围这么大的，一个网络（差分时钟对内等长可以当做一个网络）不是在正区间，就是在负区间，找到目标线，让他最长或者最短范围内就好了，然后看情况绕如果长，那就设置长500的，如果短就设置3500内的  ，不可能两边都占的# g/ R) R+ H& Y- V4 i8 P
0 a) ^7 C- y; W, ?
作者: melody55555    时间: 2017-5-19 15:45
一般情况下，CLK与DQS不用等长
作者: NIWO99    时间: 2017-5-19 17:23
superlish 发表于 2017-5-19 14:172 G* I' ?$ ?5 n: y3 g
一般不做要求的吧
4 I* M7 H& i  r. e) C( c% ?/ C你看你的芯片是否有要求？？
& ?4 o, K1 Y' l- w
设计规范上有这样一个要求。所以我做规则时也想做这种两边兼顾的。好像是不能实现。
8 q) [' A4 j' a0 v1 u4 A6 z& ` 7 A/ K5 O* x: o1 M% v8 e" m1 L
作者: eleven_ip    时间: 2017-5-23 09:54
superlish 发表于 2017-5-19 14:17
0 y, v5 J4 l" F1 y, k7 r一般不做要求的吧
. n- c$ ^$ K( d7 Y你看你的芯片是否有要求？？

9 ~0 X% N. G* y! b+ M. `# s" G  ^可以设的，DQS以CLK为基准，在-3500到500之间，可以这样设置，Delta=-1500，Tolerance=2000，即可满足要求。
; P( Y' b  q' x1 ^" f; Z
作者: 渐行渐远渐无书    时间: 2017-6-8 11:46
看有没有自动调节功能



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2