EDA365电子工程师网

标题: 为什么高速差分线添加AC电容后仿的TDR阻抗呈现开路状态？ [打印本页]

作者: JLP7878 时间: 2017-5-5 17:45
标题: 为什么高速差分线添加AC电容后仿的TDR阻抗呈现开路状态？
各位大神：SIwave17.2环境中，提取下图的S参数后，Port是添加在FPGA上的，链路经过AC电容，最后到达连接器，但经过TDR仿真，阻抗呈现开路状态；若将Port添加在AC电容的出线端，则阻抗保持在100欧姆左右，这是什么原因呢？急！急！急！

3.png (130.25 KB, 下载次数: 0)

2.png (21.7 KB, 下载次数: 0)

作者: jianguozoe 时间: 2017-6-14 08:54
你电容没有加上去把，看看S12

作者: denny_9 时间: 2017-6-19 16:13
看看是不是电容没有

作者: 小茶 时间: 2017-12-7 20:08
没看到啊！

作者: bingshuihuo 时间: 2018-5-23 10:18
这个问题应该怎么解决

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)