EDA365电子工程师网

标题: 明德扬FPGA设计技巧《至简设计法》资料汇总 [打印本页]
作者: 小鞭炮    时间: 2017-4-20 17:22
标题: 明德扬FPGA设计技巧《至简设计法》资料汇总
1.基于至简设计法的数字时钟设计
数字时钟是常见的毕业设计题目，看看如何使用至简设计法来设计数字时钟。
资料：文档及代码  博客  视频
! d  x: E, R( d, ^9 h# K
2.至简设计法中的四段式状态机
现在流行的状态机设计，一般可分为一段式、两段式和三段式，然而我们明德扬却发明了四段式状态机，并制定了一些规则，从此设计再不用胡思乱想，套用模板，填好关键信号就完成了，简单又不会出错！
资料：文档及代码  博客  视频
4 B, Q( L  R" k2 G& Z  _, j- F5 p
3.一份实现矩阵键盘的verilog代码 可直接使用
明德扬分享的红外接收工程，该工程甚至至简设计法实现，已经在板子上亲测可用。需要该功能的，添加verilog文件就可以使用了。
资料：文档及代码  博客
$ ~. u7 o6 k( B+ j, ~. i8 m  J% Y
4.明德扬时序约束系列视频---FPGA 输入延时约束的方法
明德扬时序约束系列视频-输入延时的设置过程。该视频抛弃复杂的理论，按照工程实际情况，分析各种情况，只要选择正确情况然后约束即可。
资料：视频  博客
6 x) q) U% g# [: J1 L3 S' w
5.FPGA 查找和定位问题的技巧
FPGA出错是非常正常的，出错不可怕，可怕的是不知道怎么去找错误。本视频就教授如何去查找和定位错误，自己能就找到问题。
资料：视频  博客

3 f6 S( w( K: E2 d7 \7 v
作者: ayu1808    时间: 2017-11-25 20:44
这个站一周前刚刚有了点起色



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2