EDA365电子工程师网

标题: 请教大家一个关于Protel 设计规则的问题 [打印本页]
作者: huabuaa    时间: 2008-11-30 21:08
标题: 请教大家一个关于Protel 设计规则的问题
我画完原理图后，生成网络表，在PCB中导入网络表布局的时候发现这样的问题：两个器件分别放在底层和顶层，但是要重叠放，这样为什么显示绿色的呢？并且进行DRC检查是出现这样的错误：$ h( ~6 T: N5 |, B/ a4 E
Violation         Net P1.1   is broken into 2 sub-nets. Routed To 0.00%
6 z5 t" N  n0 R; ~# E' V1 P+ n     Subnet : JP3-8    7 ~4 O" S# }0 N+ s: h
     Subnet : U1-2     
( X9 R) ?+ k0 }   Violation         Net P1.0   is broken into 2 sub-nets. Routed To 0.00%
5 M3 d) J) w6 i/ J  u1 n5 \/ F4 d     Subnet : JP3-7    2 S! |1 a4 o+ [4 e
     Subnet : U1-1     
2 w- z# p3 @3 B4 v( T9 E2 V   Violation         Net P0.4   is broken into 2 sub-nets. Routed To 0.00%
6 `- g3 h6 k, M     Subnet : JP2-10   5 n: Z' v" Y  {5 Z) n1 B5 r4 ^
     Subnet : U1-35    2 U0 p* g0 x" b( c: h
   Violation         Net P0.3   is broken into 2 sub-nets. Routed To 0.00%4 G1 o; }2 P& V8 s4 }
     Subnet : JP2-8   
  w" Z7 |6 A  i7 O/ B% [     Subnet : U1-36    ! T# H% T" ^" i9 J. x- V
   Violation         Net P0.2   is broken into 2 sub-nets. Routed To 0.00%7 h$ @' k( j. R4 T
     Subnet : JP2-6    ) I" U1 n- K2 Y# j" Q9 z3 x
     Subnet : U1-37   
/ e" Y6 M4 y0 ?# J1 d% X   Violation         Net P0.1   is broken into 2 sub-nets. Routed To 0.00%! I) b3 U  k1 s3 @
     Subnet : JP2-4   
* C/ m% k% }+ {9 P' _     Subnet : U1-38   
# ^* X. R6 e. a: E9 o& g' m   Violation         Net P0.0   is broken into 2 sub-nets. Routed To 0.00%
/ Q; ~7 t& W8 m: f: X/ o     Subnet : JP2-2   
* x* \. c% c& X7 \) z     Subnet : U1-39    7 Y+ _  x- R, P7 g5 ?: P/ E. c
   Violation         Net NetY1_2   is broken into 3 sub-nets. Routed To 0.00%
2 g* @+ O7 m3 _3 A* M, X     Subnet : U1-18    . U& }$ P# N! Z2 t  e. ?
     Subnet : Y1-2  
8 O4 [9 G+ z' ]& o; W3 p$ z+ L2 A请问这是什么原因啊？需要进行什么设置？谢谢！, S* U/ L) G4 O. y  a1 |
图片在附图中：
; J5 a! u! }7 }/ t  [. lY1,SW5,SW6,U1在底层，u1在底层，这样画为什么会出现绿色呢？请不吝赐教，谢谢！

dianlu.JPG (31.11 KB, 下载次数: 8)

dianlu.JPG
作者: yihafewu    时间: 2008-12-1 08:19
问题1：你的某网络被分成了两部分（好奇怪哦，怎么都是两部分）+ D" O. _, V8 b* ^- i7 j
       也即，该网络有个引脚没被连上！8 g& M( m# t6 y( g: s+ f/ p- N( L
问题2：你的元件怎么能重叠放呢！有安全间距的呀！！
作者: lhhuan    时间: 2008-12-1 10:21
Violation         Net P1.1   is broken into 2 sub-nets. Routed To 0.00%
* {; d- ?$ p5 y- N& z7 \    Subnet : JP3-8    % n9 h. w* D! d3 _/ I; N) K! j5 `  ?. v
    Subnet : U1-2     # f" B# j# P6 u) M$ f
诸如之类的错误是因为还没有布线% x5 R! i; z* f, a# U: j0 ~  d& `

6 W9 v. ?, Y2 z: B# n( r. L  R在design rules设置中找到component clearance 去掉对号，即在规则检查时不对它进行检查即可在顶底层同一位置放置元件
作者: yihafewu    时间: 2008-12-1 10:35
原帖由 lhhuan 于 2008-12-1 10:21 发表 : O0 d" ^8 M$ M1 o
Violation         Net P1.1   is broken into 2 sub-nets. Routed To 0.00%2 p7 F: W8 U+ O* y+ r# Q
    Subnet : JP3-8    : B# o& g/ e# F: h5 ?
    Subnet : U1-2       S4 v# q9 ?. v
诸如之类的错误是因为还没有布线
1 j: Q" y1 ]. L. q# z# D' U) p$ U4 z& y
在design rules设置中找到component clearance 去 ...
# E9 a2 A) \9 e* g
你的第一点我同意，但是第二点“在design rules设置中找到component clearance 去 ... ”我不同意：' F/ Q# v. x* m9 @! n" s. W& u3 T
如他上传的图，几个器件都是直插式的，当然不允许重叠在一起，否则板做出来后怎么焊接？
作者: zgq800712    时间: 2008-12-2 09:09
Violation         Net P1.0   is broken into 2 sub-nets. Routed To 0.00%EDA365论坛网站|PCB论坛|PCB layout论坛|SI仿真技术论坛8 w* A: s, O5 t: G' k. `9 B* q) f* s/ @: V! x
  这个意思是P1.0网络 被分割成2个子网络，（表达能力有限） ，就是P1.0网络上有2个节点没有布线，即2个焊盘过孔没有连上； 布线率0.00% 即根本没有布线；; U- j6 B9 N# v

3 \6 s; j' b6 Z1 `下面是 AD7的 未布线检查
* y- V+ ~. L; S# k
! Z; D2 g8 B/ e. I# dUn-Routed Net Constraint: Net SCL! \5 ?6 A; |1 A, @! m4 j) z6 N
is broken into 2 sub-nets. Routed To 50.00%
" e  U2 o' q2 b) QSubnet : R5-1 3 H* ]7 u+ g  l7 D
Subnet : IC2-6 IC3-25; m  r7 F0 y5 g, d

3 W5 L; c" a$ g8 o. X7 \7 O4 q: @- Q6 e5 p8 S0 L
% R9 _. Y! Q; _" c$ Q4 E

, e  ]- m& r' \9 I去掉   component clearance    就是去掉元件间距检查；比如要在你的单片机下放元件可以去掉，但是有高度限制，比如你在单片机下放个继电器，继电器很高，你单片机还能焊上去吗？除非你的芯片插座比继电器还高1 R" X( a( i* ]' G, o% ^
+ z) v, ~8 u6 ^# o- g
[ 本帖最后由 zgq800712 于 2008-12-2 09:12 编辑 ]
作者: neo_guan    时间: 2009-2-3 19:29
你的第一点我同意，但是第二点“在design rules设置中找到component clearance 去 ... ”我不同意：% E- Y! V5 i/ p- G+ [0 X! n
如他上传的图，几个器件都是直插式的，当然不允许重叠在一起，否则板做出来后怎么焊接？1 Z- V1 R  _9 h5 R6 Y, F
yihafewu 发表于 2008-12-1 10:35
我同意，上图中都是直插式元件，不是smd元件，不能重叠放。
作者: RYAN505    时间: 2009-2-11 16:01
再補充一下：% V# e5 p4 \$ i. U" v0 o# |
問題1：
* u. x. U" L7 z7 iViolation         Net P0.4   is broken into 2 sub-nets. Routed To 0.00%EDA365论坛网6 r: e9 C. `6 B. h1 j4 k. D+ t; @4 J' d+ j
     Subnet : JP2-10   
( W9 F, d8 [/ h+ n2 o( @0 g/ B; ~( s2 |  b: {5 S- O5 IEDA365论坛网站|PCB论坛|PCB layout论坛|SI仿真技术论坛     Subnet : U1-35    5 j" _2 }( d4 w+ Z
含義就是該網絡有兩個PIN腳未連接上# K; K6 m+ X: ]* P  D6 i* j
問題2：
4 f2 U2 g8 X- H, s; V$ G" m% B2 E3 }為什麽貼片元件沒有這種問題呢？反而是直插方式出現安全間距問題呢，主要是因為，BOTTOM面元件的零件孔有深入到TOP面元件U1的元件範疇之內了，而這剛好違背RULES的，所以不是不可以放，只是我們的軟體是人為地設置的，它也就很忠誠地維護的職責罷了，^_^！
作者: jimmy    时间: 2009-2-12 14:53
可以重叠放。
5 ]# t) d: }: F0 L& M( k+ f0 y
, Q3 U9 n+ S  yU1是用了IC座，上面的IC可以插下来。
, `; R3 ^+ L, f8 u, I' Y' p* i! b3 d- a& u) o0 Y3 F
估计LZ是因为想省下成本。有创意。
作者: zhenglu2030    时间: 2009-2-13 11:23
应该是在印制板绘制界面的rules中好像后数第二还是第三个选项卡里，把检查设为多层，不要QUICK就OK了



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2