EDA365电子工程师网

标题: 差分对内等长绕线那种做法好?? [打印本页]

作者: GHOST 时间: 2017-3-31 10:31

True 发表于 2017-4-1 09:48; C/ v+ Q/ t0 d9 o7 U
我会选择第一种

看空间了，都绕过，两边绕不一样的也弄过

相对来说哪个是比较好的呢？？

作者: J蓝虹 时间: 2017-3-31 10:32
根据信号速率来谈会好些，如果是5G以下，这几个的差距不明显。前提是不要太夸张：绕得非常多，整根都是鼓包

作者: superlish 时间: 2017-3-31 11:19
不匹配的地方绕小破浪啊

作者: 這侽孓譙悴丶 时间: 2017-3-31 13:12
小波浪、尽量在两端地方绕，少在中间绕！

作者: lxz0708 时间: 2017-3-31 14:56
首选小波浪。

作者: 3wsir 时间: 2017-3-31 15:17
哪里长度匹配就在那里绕，规则里面有一个动态长度匹配的，不过一直没用过

作者: 追风的女子 时间: 2017-4-1 01:02
今天培训老师说不要饶这种小波浪~大波浪两个都行~不造怎么看

作者: bingshuihuo 时间: 2017-4-1 08:21
近可能靠近源端绕

作者: GHOST 时间: 2017-4-1 09:27
标题: 差分对内等长绕线那种做法好??
如图所示，有绕波浪，有起包的，还有在两端绕个大圈的，现在软件有个功能可以弄什么3W2H的，但是以前也没这么弄过啊，请教下那种处理好呢？？谢谢

作者: 爱不单行1887 时间: 2017-4-1 09:35
手动饶

作者: True 时间: 2017-4-1 09:48
我会选择第一种

作者: 红尘2938 时间: 2017-4-1 11:54

:):):):)

作者: 王开鑫55 时间: 2017-4-1 13:19
有个问题问的好，顶一下，我哦也不知道

作者: wy77929 时间: 2017-4-1 15:37
个人喜欢用第一种，尽量两端绕。

作者: fengyu6117 时间: 2017-4-1 16:33
本帖最后由 fengyu6117 于 2017-4-1 16:34 编辑

intel规范中要求小波浪，满足2H3W，。且必须是在出线SKEW的600mil内去就近补偿，就算你整条线都小波浪都可以，大波浪阻抗变化过大。高速出问题。

作者: li262925 时间: 2017-4-1 17:04
可以弄什么3W2H 这个好像最好对阻抗影响最小

作者: zsdgogo 时间: 2017-4-1 17:15

fengyu6117 发表于 2017-4-1 16:33- |! R0 }% Z X. n! y* [8 F
intel规范中要求小波浪，满足2H3W，。且必须是在出线SKEW的600mil内去就近补偿，就算你整条线都小波浪都可 ...

整条线都小波浪的话，那不是很多地方阻抗都不匹配了，这样也行？

作者: fengyu6117 时间: 2017-4-1 17:33

zsdgogo 发表于 2017-4-1 17:15! ~5 v- ?, F1 }4 A8 |
整条线都小波浪的话，那不是很多地方阻抗都不匹配了，这样也行？

基本不可能出线整条都绕的情况，除非走线很短。之前也是基本都是小波浪，规范要求的，某牛X的芯片公司是这么要求的，也帮忙检查。像几千PIN引脚的芯片在,[size=14.0000009536743px]breakout区域内（breakout区域是很大的）肯定是阻抗失配的，还不是要用4/4MIL走线不控制阻抗。只是长度不能过长。

作者: 夜涼如水 时间: 2017-4-3 21:06
主要看客户需求，每个公司规范不同，接受哪个就用哪个。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)