EDA365电子工程师网

标题: PCB设计中的伴地设计到底是好是坏 [打印本页]

作者: superlish 时间: 2017-3-31 11:31
控制好阻抗，伴地设计是否可以认为是人为地提供了最小回路，加了屏蔽，好处多多

作者: DODONGJI 时间: 2017-3-31 22:30
标题: PCB设计中的伴地设计到底是好是坏
PCB设计中的伴地设计到底是好是坏

作者: 這侽孓譙悴丶 时间: 2017-3-31 23:55
像差分的伴地孔肯定是有好处的，做过仿真验证过得，可以提高换层处的阻抗跌落！

作者: GHOST 时间: 2017-4-1 08:39
应该是好处多多，要不也不会优先推荐地

作者: 9527 时间: 2017-4-1 08:52
射频模拟信号包地和常见，可以有效提高信号质量。

作者: fengyu6117 时间: 2017-4-5 16:31
是说包地吗？觉得没必要，叠层间距都很小了也就几个MIL，你包个地最少也要15MIL以上对阻抗影响才很小，要不阻抗就白做了。没好处。两层板那就要包地了。

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)