EDA365电子工程师网

标题: 秀秀DDR4颗粒芯片封装电磁仿真--欢迎高手来灌水！！ [打印本页]

---

作者: pjh02032121    时间: 2017-3-24 17:02
标题: 秀秀DDR4颗粒芯片封装电磁仿真--欢迎高手来灌水！！
DDR4速度高到哪了？哪位大神来科普一下。
0 A5 T% O2 M6 }/ ]以前DR123都没有提过这么离谱的要求，因为封装基本对SI没有多少影响，忽略即可。
DDR4就不行，芯片原厂要求OSAT在加工前必须提供电性仿真报告，否则出了问题----退货！！！
( W3 C2 l; h6 `3 M3 |
6 l2 \% D; }' v9 O7 |# }" n* g看看要求吧（如此变态）：

0 ]. M9 N5 w1 v4 h3 N
4 d1 a( q/ q( C$ j建模仿真：

# @" R4 [& J1 m5 X* d3 [& X7 d
* T& y/ s7 m) h  X1 E* |8 x# K仿真结果就不秀了。按照以前的DDR123的粗旷设计，DDR4一做一个准，退货！仿真真的是必须的。

另外，也提醒板级SI仿真的大师们，DDR4有时候做出了问题，不一定是你的错。不过你有理不一定说的清！

  I* L% l1 ?" y( D+ c8 ~! |, |) E! a
欢迎讨论 ！
/ E+ o8 u) c  ?( ~2 Y欢迎讨论！！欢迎讨论！！！

/ V8 j6 _4 ^. c

---

作者: 平流层    时间: 2017-3-24 17:32
现在做设计用的最多的还是ddr3,DDR4用的还比较少

---

作者: blackcrows    时间: 2017-3-27 10:42
版主好牛

---

作者: pjh02032121    时间: 2017-3-27 11:52

平流层 发表于 2017-3-24 17:32
现在做设计用的最多的还是ddr3,DDR4用的还比较少

  f/ Q8 c0 d  b: q7 v+ f是的 DDR3还能满足目前的需求 没有必要用更好的 这个迭代还需要时间
: [, G* F7 [8 m2 L, x# F

---

作者: cool001    时间: 2017-3-27 16:12
对SI信号仿真工程师来说春天又要来了，

---

作者: pjh02032121    时间: 2017-3-27 16:14

cool001 发表于 2017-3-27 16:12
) e5 K& \9 ~% u0 \0 I( H) R/ Y对SI信号仿真工程师来说春天又要来了，

是冬天来了

---

作者: cool001    时间: 2017-3-27 16:27
这怎么说呢，不是必仿项目马吗，

---

作者: cool001    时间: 2017-3-27 16:29
谁上个完整版的DDr4 datasheet 过来，

---

作者: ray    时间: 2017-3-27 17:21
提示: 作者被禁止或删除 内容自动屏蔽

---

作者: 仁爱    时间: 2017-3-28 09:14
有人设计过陶瓷封装吗

---

作者: pjh02032121    时间: 2017-3-31 20:48

ray 发表于 2017-3-27 17:21
3 N- ?( J! i+ T! Z  }5 }6 ~- x你去镁光网站随便下个不就有了

2 d3 A, W! R! ^; G8 H/ Z这就是镁光的案子，他们网站上的模型参数有可能就是从这里来的
5 ^- I7 u# S9 a) Y8 s

---

作者: denny_9    时间: 2017-4-21 15:42
封装就是要求你成为一个全能型

---

作者: neon    时间: 2017-5-11 10:20
顶版主一个

---

作者: neon    时间: 2017-5-11 10:45
各种信息看来，DDR4都是速率更高，设计更好做啊

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2