EDA365电子工程师网
标题:
急急急……只把+1_8V改成1V8D,其他不变,可是ECO对比后其他地方也有改动,怎么搞?
[打印本页]
作者:
hijkl
时间:
2017-3-23 19:34
标题:
急急急……只把+1_8V改成1V8D,其他不变,可是ECO对比后其他地方也有改动,怎么搞?
*PADS-ECO-V9.5-MILS*
7 x: S8 I6 U4 p5 p# |
*REMARK* old file: C:\PADS Projects\ecogtmp0.asc
: [1 I" g. _3 k9 G& x
*REMARK* new file: C:\PADS Projects\ecogtmp1.asc
5 l) v: Q1 b2 U1 t; X
*REMARK* created by ECOGEN (Version 6.4v) on 2017/3/23 19:22:32
% T2 m+ k! Y% C- K
' k0 g. h- n5 w( D# J6 ~
PART DIFFERENCES
$ ]2 a; ]* _% P6 v
----------------
8 z$ p& o3 K+ J
OLD DESIGN NEW DESIGN
% v! g& ~( [3 g: ?4 G% l
Ref-des Part-type
ecal Ref-des Part-type
ecal
5 m7 ^5 J& u' P/ _
U2 SOT23-5 <none>
- {3 G# B1 X4 k7 W4 R
& X; T; v" [/ A
NET DIFFERENCES
7 ?. T' p [" O- \* w, X9 f, `
----------------
1 A, P1 L0 k3 J' w0 y9 j1 W
OLD DESIGN NEW DESIGN
2 o% s+ M- i: ]: @1 Q2 p+ J
+1_8VD 1V8D
9 A3 a2 U- k3 i9 Y1 @
N16796437 <none>
) x" R( U& c, J7 w$ {, _/ D4 V: I, n
VTEMP <none>
1 z* a6 C' B$ D* ?
5 T/ U0 r( A7 C
SWAPPED GATE DIFFERENCES
+ {. U% D8 T1 R) G! r7 [
------------------------
8 V- O5 z; R3 {8 P ]6 M
OLD DESIGN NEW DESIGN
4 X$ o- A2 S* f: ~ f. W
' ?+ i) O. q; Q: B6 u& l
SWAPPED PIN DIFFERENCES
! K' d2 \9 d; @' P- ~1 z5 T
------------------------
1 j+ ~' G1 s; a8 j/ |1 N" ^4 l
OLD DESIGN NEW DESIGN
: S% [% \! J7 ~* K$ t
" \' p8 I" \/ y% u7 f- k1 w
0 t4 Q( e5 y0 e1 W/ G7 u5 u
UNMATCHED NET PINS IN OLD DESIGN
- u+ [- k; |% L6 M/ _' q; G- `
--------------------------------
' t) w' E4 p0 D& r
+1_8VD C19.1 U5.10 R13.2 R12.2 R15.2 R14.2
+ C1 {0 D; E( f T6 N, c7 q" l9 ^
U5.9
- i0 J1 f0 P" D" d& s9 R; p
+3_3VD R19.1 C8.2 U2.5
* F8 b$ l; `& _, j/ G
AGND C8.1 U6.1 C24.1 Q1.2 Q2.2 U2.2
; `7 @2 `5 A) k4 N2 { q, }' M
N16796437 U3.1 U2.1 U2.4
8 _. P( L3 y4 ?; H/ [
VTEMP U4.2 U2.3
/ J7 i5 Z- t# A3 S0 v& f4 R3 t
% Q& N* v6 v* G& Q* s1 W
UNMATCHED NET PINS IN NEW DESIGN
2 v8 t* u# G+ V; |
--------------------------------
$ b: h k( w6 o' {9 H! `
: T. `2 P# H& i9 t
ATTRIBUTE DIFFERENCES
) g( W% l0 U T% W8 C7 `
---------------------
9 ]' e. X E* Z8 z
Attribute Level [ OLD DESIGN Parent -> NEW DESIGN Parent ]
6 X3 ~; }( q4 I$ \/ ~) Y
6 p {! e' }# j% Y: k. J5 y7 r
Attribute Name Old Value New Value
7 g" S3 `, h; f6 O
! t1 C! f* h$ a8 `& l/ B
作者:
chenshubo
时间:
2017-3-24 17:39
顶一下
作者:
neg
时间:
2017-3-27 09:09
确定电路图没问题就把差异导入了
作者:
Jamie_he2015
时间:
2017-3-27 10:11
先确定原来的原理图与PCB是否对应一致?
作者:
甜瓜
时间:
2017-3-31 17:23
这个是与1.8V连接的器件
作者:
阿科GL
时间:
2017-4-1 23:15
没毛病。
( {6 V- h' C; T9 i; Q) C, x
把u2删了,这个封装原来的+1_8VD 改成了1V8D.另外来个网络删除。
; e5 n7 x) P' H' _) W4 i
根据封装命名规则可知,这个IC应该有5个脚,也就是说还有两个NC的PIN
欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)
Powered by Discuz! X3.2