EDA365电子工程师网

标题: 防闩锁是干啥的？求指导 [打印本页]
作者: Apollo_9    时间: 2017-3-23 10:00
标题: 防闩锁是干啥的？求指导
防闩锁是干啥的？求指导  可参看附件资料

ADG5206_5207.pdf

420.27 KB, 下载次数: 29, 下载积分: 威望 -5

作者: 超級狗    时间: 2017-3-23 21:15
本帖最后由 超級狗 于 2017-3-25 15:10 编辑 $ v1 X' L3 j% [, x0 F

8 }- X8 i1 _4 x) n, M閂鎖（Latch-Up）是一種伴隨靜電（ESD）突波出現的問題。6 [/ j! V1 ], |" ~

" _& s) e1 Z: t+ x芯片有防閂鎖（Latch-Up）功能，表示芯片設計時對突波所造成的閂鎖（Latch-Up）問題，有做特別的處理。
2 y$ w1 ?  Y# `. @% `
" l/ T: q$ V8 U( F請參照芯片資料第一頁，右下角的 Product Highlight 第一點︰
) L& r" s/ J  R, a- LTrench Isolation Guards Against Latch-Up. A dielectric trench separates the P and N channel transistors to prevent latch-up even under severe overvoltage conditions., P- ^& m2 ?( r/ Z: }3 B' C

& i1 b# w$ n1 F+ F9 h7 P5 _6 P# l8 E" e

4 ?" w& {* ]( g( {/ r7 H+ x6 g8 H& [- H0 v$ I& q$ j, c
作者: Apollo_9    时间: 2017-3-28 21:20
超級狗 发表于 2017-3-23 21:15( y9 U6 \8 u6 C: L1 }5 E5 t
閂鎖（Latch-Up）是一種伴隨靜電（ESD）突波出現的問題。
5 Q  S0 u& \/ K1 |+ f) X4 _7 }
* H/ j7 \5 G  S+ G. e+ B4 j$ h! ]芯片有防閂鎖（Latch-Up）功能，表示芯片設計 ...
, s- L: R  t0 J5 Q& e' Z+ E- L
你有没有用过LCA-200K-20M，用作小信号放大的？

Ultra-Low-Noise Current Amplifier-LCA-200K-20M-弱电流放大器.pdf

272.85 KB, 下载次数: 4, 下载积分: 威望 -5

作者: 超級狗    时间: 2017-3-29 20:29
Apollo_9 发表于 2017-3-28 21:20
% x  R- c% H7 S1 Q( R/ q你有没有用过LCA-200K-20M，用作小信号放大的？

9 o4 T  m% H& j哈！哈！蠻高檔的玩意兒～8 A+ Q; k5 l& r1 k

7 K3 \7 J" O: `% A  }  ?' U. g一句話……沒用過！
7 h7 q9 d0 Q7 a0 b( Z4 J
3 c; E1 F- F, O) [" V6 q8 M8 g2 I; b+ b& A$ G, U
作者: weihuaping118    时间: 2017-4-4 22:00
http://blog.163.com/lai_laite/blog/static/77510524200853942235/ 网上搜的% ]7 \. \% l' U5 u, ?# {# Z

闩锁效应是CMOS工艺所特有的寄生效应，严重会导致电路的失效，甚至烧毁芯片。闩锁效应是由NMOS的有源区、P衬底、N阱、PMOS的有源区构成的n-p-n-p结构产生的，当其中一个三极管正偏时，就会构成正反馈形成闩锁。避免闩锁的方法就是要减小衬底和N阱的寄生电阻，使寄生的三极管不会处于正偏状态。

   静电是一种看不见的破坏力，会对电子元器件产生影响。ESD 和相关的电压瞬变都会引起闩锁效应（latch-up）是半导体器件失效的主要原因之一。如果有一个强电场施加在器件结构中的氧化物薄膜上，则该氧化物薄膜就会因介质击穿而损坏。很细的金属化迹线会由于大电流而损坏，并会由于浪涌电流造成的过热而形成开路。这就是所谓的“闩锁效应”。在闩锁情况下，器件在电源与地之间形成短路，造成大电流、EOS（电过载）和器件损坏。

   MOS工艺含有许多内在的双极型晶体管。在CMOS工艺下，阱与衬底结合会导致寄生的n-p-n-p结构。这些结构会导致VDD和VSS线的短路，从而通常会破坏芯片，或者引起系统错误。
& e' ~- J, r1 K6 \; Q, v, S　例如，在n阱结构中，n-p-n-p结构是由NMOS的源，p衬底，n阱和PMOS的源构成的。当两个双极型晶体管之一前向偏置时（例如由于流经阱或衬底的电流引起），会引起另一个晶体管的基极电流增加。这个正反馈将不断地引起电流增加，直到电路出故障，或者烧掉。 ) F. r# D( `5 x+ E1 K' s- E& E. X
　可以通过提供大量的阱和衬底接触来避免闩锁效应。闩锁效应在早期的CMOS工艺中很重要。不过，现在已经不再是个问题了。在近些年，工艺的改进和设计的优化已经消除了闩锁的危险。


  L& p. @9 D2 m; G9 H% U
Latch up 的定义
􀂃 Latch up 最易产生在易受外部干扰的I/O电路处, 也偶尔发生在内部电路
0 Y" k3 t5 f% s3 K; M􀂃 Latch up 是指cmos晶片中, 在电源power VDD和地线GND(VSS)之间由于寄生的PNP和NPN双极性BJT相互影响而产生的一低阻抗通路, 它的存在会使VDD和GND之间产生大电流- s; {; L5 K, ~2 Z- g
􀂃 随着IC制造工艺的发展, 封装密度和集成度越来越高,产生Latch up的可能性会越来越大/ o! U/ b1 L0 ?
􀂃 Latch up 产生的过度电流量可能会使芯片产生永久性的破坏, Latch up 的防范是IC Layout 的最重要措施之一
Latch up 的原理分析
  b8 E5 u2 l( Z7 J7 [
4 [4 t0 h" v7 V0 X
    Q1为一垂直式PNP BJT, 基极(base)是nwell, 基极到集电极(collector)的增益可达数百倍；Q2是一侧面式的NPN BJT，基极为P substrate，到集电极的增益可达数十倍；Rwell是nwell的寄生电阻；Rsub是substrate电阻。  ~( X: F$ z1 i0 G6 F% i$ ?
      以上四元件构成可控硅（SCR）电路，当无外界干扰未引起触发时，两个BJT处于截止状态，集电极电流是C-B的反向漏电流构成，电流增益非常小，此时Latch up不会产生。当其中一个BJT的集电极电流受外
$ }' d0 l( ]8 O7 o% P' m6 P部干扰突然增加到一定值时，会反馈至另一个BJT，从而使两个BJT因触发而导通，VDD至GND（VSS）间
3 [; i% f: g1 F8 w) N形成低抗通路，Latch up由此而产生。
产生Latch up 的具体原因
• 芯片一开始工作时VDD变化导致nwell和P substrate间寄生电容中产生足够的电流，当VDD变化率大到一定地步，将会引起Latch up。
7 z0 f$ M& }3 E% `! J• 当I/O的信号变化超出VDD-GND（VSS）的范围时，有大电流在芯片中产生，也会导致SCR的触发。# |. ^" g- M* a2 B2 B2 k1 b) S
• ESD静电加压，可能会从保护电路中引入少量带电载子到well或substrate中，也会引起SCR的触发。6 T+ e+ R0 ?: i6 x/ h, U
• 当很多的驱动器同时动作，负载过大使power和gnd突然变化，也有可能打开SCR的一个BJT。. G% E9 ?& `6 t7 I
• Well 侧面漏电流过大。
防止Latch up 的方法
• 在基体（substrate)上改变金属的掺杂，降低BJT的增益7 {/ _& z1 `8 F$ @/ G1 {
• 避免source和drain的正向偏压/ \9 l' C7 x; F. v; ]* v
• 增加一个轻掺杂的layer在重掺杂的基体上，阻止侧面电流从垂直BJT到低阻基体上的通路4 A, ]6 _6 q, v: m: d
• 使用Guard ring: P+ ring环绕nmos并接GND；N+ ring环绕pmos 并接VDD，一方面可以降低Rwell和Rsub的阻值，另一方面可阻止栽子到达BJT的基极。如果可能，可再增加两圈ring。
5 B8 t$ n( V  j9 W" j• Substrate contact和well contact应尽量靠近source,以降低Rwell和Rsub的阻值。; f4 O: K' b0 u# m, A
• 使nmos尽量靠近GND，pmos尽量靠近VDD,保持足够的距离在pmos 和nmos之间以降低引发SCR的可能
( u( z/ K! ?# C* L) Q& l• 除在I/O处需采取防Latch up的措施外，凡接I/O的内部mos 也应圈guard ring。
2 X9 N& T, z  j4 b4 r( G: @• I/O处尽量不使用pmos(nwell)
' w6 h1 r* i0 X, l' J% v# r
作者: weihuaping118    时间: 2017-4-4 22:04
超級狗 发表于 2017-3-23 21:15; F+ A6 |  Y, y0 t
閂鎖（Latch-Up）是一種伴隨靜電（ESD）突波出現的問題。2 U/ s6 @' @4 X. [* S9 g

" p" r# p. d2 b0 U/ ?芯片有防閂鎖（Latch-Up）功能，表示芯片設計 ...

7 Q* {; q- J+ c$ @) D' R) v% @狗搭, 可否繼續沿用這麼清楚的表達方式解釋更詳盡呢，譬如從設計端如何避免等，也可給大家做個知識普及，謝謝！
作者: weihuaping118    时间: 2017-4-4 22:13
weihuaping118 发表于 2017-4-4 22:04
. [7 p) o& _! q& A! T6 [' r狗搭, 可否繼續沿用這麼清楚的表達方式解釋更詳盡呢，譬如從設計端如何避免等，也可給大家做個知識普及， ...
8 s% P( {: c1 E! ]6 g
狗哥,貼的是沒有辦法，狗糧才是大家的口味。~~~~~~~~~
. k( R4 N  F7 s9 f$ J. m0 n' J
作者: weihuaping118    时间: 2017-4-7 10:58
weihuaping118 发表于 2017-4-4 22:13
4 U5 C- k2 Q; u6 ~4 @狗哥,貼的是沒有辦法，狗糧才是大家的口味。~~~~~~~~~
) ^+ x1 R4 p+ q& K- s2 Z
淚奔，一棒子打回解放前。。。。。) C! t3 i$ y: L2 ^0 B




欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2