EDA365电子工程师网

标题: “PDN阻抗0.01ohm” 怎么理解？ [打印本页]

---

作者: Quantum_    时间: 2017-3-14 15:34
标题: “PDN阻抗0.01ohm” 怎么理解？
“PI方面DC和AC分析,30A以下、PDN阻抗0.01ohm以上的话，在原理图阶段通过比较简单的工具都可以进行计算” - -在论坛里读到这句段话。
1. 其中， 30A 容易理解。
2. PDN 阻抗0.01ohm以上 这句不理解。
    a) 为什么是0.01 ohm ?
2 m) A; l3 x+ g% E    b) 什么时候， PDN 的阻抗是0.01 ohm 以下?
9 ~$ Y7 ~/ L% K9 S- y' _5 |    c) 如何何计算PDN 的阻抗？
3 {; Q- X1 f: Z7 L" N, p
! s- p  L/ K4 B/ X& v谢谢！

---

作者: WYL_GW    时间: 2017-3-17 11:56
a.这个可能是作者所用工具要求的一个阻抗界限，实际上PDN阻抗本身就是变化的
+ ]" x% A' D6 N0 J6 B; rb.已经提到了，PDN的阻抗是变化的，什么时候在0.01ohm以下，没有特定，一般构建好模型后是随着频率变化而变化的
, z/ T/ `) }# i  |9 ?& Wc.这个是重点，给你两个图，应该能看明白，一个是阻抗计算，一个是实际仿真结果，有时间时看看信号完整性的书。啥都讲的很清楚

实际仿真结果.jpg (99.9 KB, 下载次数: 0)

下载附件  保存到相册

2017-3-17 11:55 上传

电源平面阻抗.JPG (228.39 KB, 下载次数: 1)

下载附件  保存到相册

2017-3-17 11:56 上传

---

作者: Quantum_    时间: 2017-3-20 19:46

; v: n5 q  Q5 Z/ x
- E( ?1 {6 e7 R谢谢！WYL.
有机会， 一定好好读上一本si的书。
. ]3 e* ]( |0 j8 {# y/ H/ q
能否再问个问题，
! D: ]. z/ l' W7 _$ s2 b$ A从信号完整性来讲， 一个via孔对信号完整性究竟 有多大的影响呢？ 有没有量化的公式？
有些工程师的做法--对PCB的高速线， via内层的pad都删了， 因为实际走线都在外层。
只知道， via影响阻抗。 究竟，一个via的单个/ 单层的pad对信号有多大的影响。
' S0 r8 [# @! Y* k* l. [可否以10G 的信号， 1.6mm板厚， 10层板 做为例子， 详细介绍一下？
0 f4 u: R0 U: x想知道一下， 究竟一个VIA16D8 的话pad， 对阻抗/ 信号完整性有多大的影响？
、
$ s8 p4 U. b7 |- e6 C谢谢！

---

作者: WYL_GW    时间: 2017-3-21 09:08
影响太多了，这个需要详细的仿真报告了，而且还需要实际测试来不断的调整仿真参数。有空参加一下仿真大牛的讲座，我也只是略懂

---

作者: zhouhu1    时间: 2017-11-20 13:17
需要考虑频率

---

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)

Powered by Discuz! X3.2