EDA365电子工程师网

标题: DDR2/DDR3设计中，阻抗控制的必要性问题 [打印本页]
作者: shiyi_jiang    时间: 2017-3-2 18:48
标题: DDR2/DDR3设计中，阻抗控制的必要性问题
今天看到如下一段话：
1 Z2 E7 w# s# @. A* }DDR走线线宽与阻抗控制密切相关，经常可以看到很多同行做阻抗控制。对于纯数字电路，完全有条件针对高速线做单端阻抗控制；但对于混合电路，包含高速数字电路与射频电路，射频电路比数字电路要重要的多，必须对射频信号做50欧姆阻抗控制，同时射频走线不可能太细，否则会引起较大的损耗，所以在混合电路中，本人往往舍弃数字电路的阻抗控制。到目前为止，本人设计的混合电路产品中，最高规格的DDR是DDR2-800，未作阻抗控制，工作一切正常。/ `& d, a2 p; [
1 }; B( X+ `4 \8 _

  k# P) G$ |$ F; z1 G有经验的同志说一下看法吧！
0 i" R3 b' T9 A( w7 |5 q2 a
作者: fallen    时间: 2017-3-2 23:46
1 用共面波导方式做阻抗  k  `2 {( i- r* X8 [/ t$ x
2 如果是多层板，射频阻抗部门内层挖掉，再用共面波导方式做阻抗
  |% Z  A/ n! [' T' h3 射频加粗做阻抗与DDR做阻抗完全可以独立
作者: shiyi_jiang    时间: 2017-3-3 19:25
fallen 发表于 2017-3-2 23:46; V& |  I% W) o: u
1 用共面波导方式做阻抗5 `- L7 U& W+ b" I7 s8 e
2 如果是多层板，射频阻抗部门内层挖掉，再用共面波导方式做阻抗. |) G6 A) Q* B* Q
3 射频加粗做阻 ...
- I: r0 {1 O6 ^9 X
是了，可以分开做。9 X" h- p: x$ [1 l+ L
另外，我还是想提一下，我的确是看到了那种DDR3不做阻抗控制的布线。
. ?" r! O" `9 g8 u- z目标板层叠结构如图所示，DDR3布线在4个布线层都有布线，宽度都是4mil，power电源层在DDR3布线区分割出一块GND平面。但毕竟从TOP（Layer1）到GND（Layer2），和Layer3到GND（Layer2）的距离是不一样的啊？这样的话，从Layer1 的4mil走线，切换到Layer3时再走4mil的线，阻抗就不一样了啊？
- y. Z, b0 {- l* ]. @

PCB层叠 1.6MM 6层层叠.jpg (190.88 KB, 下载次数: 4)

PCB层叠 1.6MM 6层层叠.jpg
作者: fengyu6117    时间: 2017-3-3 19:43
shiyi_jiang 发表于 2017-3-3 19:25
4 N1 E, I* n) W9 }( q6 h0 H是了，可以分开做。
8 i/ w+ Z% _2 g* |另外，我还是想提一下，我的确是看到了那种DDR3不做阻抗控制的布线。5 l/ c! a2 X5 P  v' V! ~$ U+ w$ l
目标板层叠结 ...
; f2 [) v% y7 u( T4 L' Y
[size=14.0000009536743px]可以调整叠层啊，ART01和ART03走线不需要一样粗，调整线宽，如果要做阻抗基本上是假8层去做了，不过还是比8层便宜。1 G8 S, i9 w: V
作者: huo_xing    时间: 2017-3-3 23:48
shiyi_jiang 发表于 2017-3-3 19:25
- N  W0 A9 E1 T7 a7 m: i是了，可以分开做。
" ^" n$ H# A. H% W* f! |! N- |另外，我还是想提一下，我的确是看到了那种DDR3不做阻抗控制的布线。
) {/ F+ G. e4 U4 M' \" }目标板层叠结 ...
% i4 r1 D  _5 ?# M6 `/ m2 b4 b
这个叠层好控制阻抗的，如果需要，板厂可以帮你调整介质厚度和线宽
; _  h1 ]5 y6 h0 a+ N% E
. T7 |& t. w6 q7 C) N& [1 Z* y  \( A. D! s( B& Z
作者: fallen    时间: 2017-3-4 00:34
shiyi_jiang 发表于 2017-3-3 19:25
& k4 u9 u, F! F: x" _9 N是了，可以分开做。
  y5 n: L* N% o, u另外，我还是想提一下，我的确是看到了那种DDR3不做阻抗控制的布线。5 W, b/ b: y' M! q4 e' D
目标板层叠结 ...
6 j1 Q. V$ @. R
你自己计算下，就会发现很好做。! g/ [0 W- T7 v! I
作者: EDA-Q    时间: 2017-4-11 10:48
学习中
/ a1 L* b2 @' a1 g8 _
作者: qjbagu    时间: 2017-6-5 16:18
阻抗自己计算下，大概差不多就行了，没有绝对的，我是这么认为的。说到阻抗问题，有些硬件还真跟LAYOUT工程师扯蛋。
作者: wanglp_yj    时间: 2017-6-5 16:31
工作一切正常是在所有场景下都正常吗？有大批量长时间运行无故障的实际验证吗？可靠性是设计出来的，不是靠蒙。



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2