EDA365电子工程师网

标题: DDR时钟线等长问题 [打印本页]

作者: zhuxing_1026 时间: 2017-2-15 11:31
标题: DDR时钟线等长问题
通常DDR的时钟线CLK需要跟哪一组做等长，CA组？DQ组？

作者: 南林维京 时间: 2017-2-15 15:07
地址

作者: 980155498cai 时间: 2017-2-16 08:07
地址线，一般时钟线比地址线长200mil，一样长也没问题的

作者: winboy755 时间: 2017-2-16 08:49
同上

作者: eddiemoon 时间: 2017-2-16 20:27
clk不仅需要跟CA组做等长，和dqs这个货也需要有skew的约束。

作者: ERIC-CHANG 时间: 2017-2-24 09:13

地址

欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/)