EDA365电子工程师网

标题: DDR4减小信号延迟时间，是增加还是减小DK值 [打印本页]
作者: tencome    时间: 2017-1-6 08:14
标题: DDR4减小信号延迟时间，是增加还是减小DK值
DDR4设计时，如果要减小信号延迟时间，在布线不变的情况下，是增加基板的DK值还是减小DK值？？？
- w. R( |( Y  W) i" [- {: m
作者: banrx    时间: 2017-1-6 14:32
传输速度约等于C/（sqrt（dk）），所以减小延迟，增大dk
作者: banrx    时间: 2017-1-6 14:33
banrx 发表于 2017-1-6 14:32$ W4 N9 _' n; @1 k; `/ h. g& D
传输速度约等于C/（sqrt（dk）），所以减小延迟，增大dk

& y* {! S* @  D& v( q2 c失误 写错了 减小dk. O, W) M( ]9 K1 @, K5 ~9 D2 l! j
作者: tencome    时间: 2017-1-11 09:50
banrx 发表于 2017-1-6 14:33
- e2 a8 g2 m1 X! q0 C7 X6 f失误 写错了 减小dk

# `) ~8 y  A9 u$ x6 r这个公式是经验公式？; i! U/ ^* v2 q1 M0 U. u9 `

: o% {6 a$ F4 [* c  y  T减少延迟，就增加DK吧。
# z' r5 N, @% f1 f6 O4 W) j! |
作者: banrx    时间: 2017-1-11 10:18
tencome 发表于 2017-1-11 09:503 j/ x) T/ X% J/ C: g& c1 D1 s7 _
这个公式是经验公式？
) [# a8 c9 V" z8 K) [0 O' v+ D+ @' Y: }9 A" V: |
减少延迟，就增加DK吧。

0 ~0 [+ C4 ], H3 d% u+ h对啊 经验公式 减小传输延迟不就是要增大传输速率吗，减小dk吧2 N) Z( w2 c$ }7 Q% N, J% z! R
作者: denny_9    时间: 2017-3-24 16:20
dk越小，带来信号在介质中传输速率变大。
作者: icy88    时间: 2017-3-29 17:19
这个是一个比较复杂的问题，如果是从理论上存数学的分析的话，延时减小，相应dk也减小，信号传输速度变快，但是对于同一个设计，不能仅仅的只改变介质来解决，因为改变介质后其他设计不变 的话会带来更多的信号完整性问题，这样实际的延时可能由于信号完整性问题反而增加，纯粹提醒下
作者: shirdon    时间: 2017-4-6 17:43
了解微带线和带状线的区别就知道了，应该减小DK，信号传输速率才快
作者: JOING    时间: 2017-4-9 10:27
减小DK值，传播速度增加，延时减小
作者: alienware    时间: 2018-1-15 13:25
:):):):):):)
作者: zxc0717    时间: 2018-7-16 18:39
嗯，是的



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2