EDA365电子工程师网

标题: 请教下，allegro 有没有限高的方法，比如我画个shape 这里限制高度为2.0之类的？ [打印本页]
作者: eileendong    时间: 2017-1-4 13:52
标题: 请教下，allegro 有没有限高的方法，比如我画个shape 这里限制高度为2.0之类的？
如题，1）allegro 有没有限高的方法，比如我画个shape 这里限制高度为2.0之类的？还有个问题，allegor可以导入STEP模型，这个有什么用吗？另外可以由proe产生文件，导入到allegor中，建立模型？
作者: djadfas    时间: 2017-1-4 14:08
1 前提是你做封装时候加了高度这个信息 不然没法用  2、3D相关的 我很少用
作者: 只为一口气    时间: 2017-1-4 15:04
allegro可以导出带有器件高度的3D图，并用3D软件查看，估计step模型就是为了让这个3D效果看起来更逼真吧，要不所有器件都是一个个的方块。   还有就是我只知道能设置器件的高度，并导出来看效果，至于这个限制高度的规则，我还真是没发现。网上搜索了一下也没有发现相关的资料。占楼等大神解惑！
作者: anjing200707    时间: 2017-1-4 16:21
可以定义禁布区的最小最大高度，然后器件封装中需要加上高度信息
作者: inspiron1501    时间: 2017-1-4 16:29
通过3D 模型可以很方便的实现限高功能。
作者: hwz2824262    时间: 2017-1-4 16:31
本帖最后由 hwz2824262 于 2017-1-4 16:34 编辑 6 u7 Y. n( x, s/ h4 a) p# P3 X
  R5 v# P- F; @, o- \
1.当然可以，习惯放置在areas里面的package keepout中
" P9 T5 N, [" S6 I: ]2.可以通过EMN将限高的信息导入板中。
作者: freeren    时间: 2017-1-5 10:11
anjing200707 发表于 2017-1-4 16:21$ v* P7 v5 y( O5 p+ [6 `7 M  Z
可以定义禁布区的最小最大高度，然后器件封装中需要加上高度信息
6 c& o' |0 B2 X* w, T/ j$ V
正解，就是这么处理
' g  h3 r- z2 w; o7 C
作者: 只为一口气    时间: 2017-1-5 10:33
anjing200707 发表于 2017-1-4 16:217 v. H9 p6 w3 f. k
可以定义禁布区的最小最大高度，然后器件封装中需要加上高度信息
  p, @, `/ o8 Q' U6 F
在规则里面设置吗？具体点！谢谢咯！( N+ b( b" k/ K4 f
作者: 只为一口气    时间: 2017-1-5 10:35
anjing200707 发表于 2017-1-4 16:219 T- [) v" ?3 J7 r! U& ]; p" K. P
可以定义禁布区的最小最大高度，然后器件封装中需要加上高度信息

4 `) o9 B* f) c2 b. @6 c是这样吗？但是这样我试了下，不报错啊！是不是还要打开规则管理器哪个地方的规则开关？) l6 f5 x8 M6 D, G& O% c" g$ y( D

1.png (14.41 KB, 下载次数: 0)

1.png
作者: kini0821    时间: 2017-1-5 11:05
做封装时候加限高高信息导出3D图才有用
作者: li262925    时间: 2017-1-5 16:43
首先器件有高度设置    package keepout层相应区域铺shape    然后设置shape高度   
5 x' b: m# H" j2 U- ~
" b# R* T1 H+ W' w2 v" f3 H5 D不报错应该是DRC没打开的问题吧

1.JPG (45.8 KB, 下载次数: 0)

1.JPG

2.JPG (136.95 KB, 下载次数: 0)

2.JPG
作者: eileendong    时间: 2017-1-9 10:29
inspiron1501 发表于 2017-1-4 16:29
" ^% ?* j' _6 a4 N通过3D 模型可以很方便的实现限高功能。
+ G: _. l8 T# L( s: r( S: i/ m
能说的更加详细点吗？
1 N; v3 L# F8 c3 `2 @3 C8 `
作者: eileendong    时间: 2017-1-9 10:30
li262925 发表于 2017-1-5 16:43
/ G, x; c- p- Z1 o7 D5 I# i首先器件有高度设置    package keepout层相应区域铺shape    然后设置shape高度    ! q! A( V2 Q: B$ _& N& K
3 e8 A& R2 h1 M* `0 ^- T
不报错应该是DRC没 ...
6 O4 v4 X7 U. ?& v
我也这么设置了，还是不包错？DRC 哪层显示？不是top 吗？
作者: eileendong    时间: 2017-1-9 10:36
hwz2824262 发表于 2017-1-4 16:31* y) b: Y  w- _9 }1 T) `
1.当然可以，习惯放置在areas里面的package keepout中+ y- u( M4 J: W( E! R" J# t' o
2.可以通过EMN将限高的信息导入板中。

% i. j3 T+ J6 N: [高度的信息：
* Y' L+ n8 Q7 N. c4 e) }* g1）我研究了下，可以通过原理图里面的ptf（修改高度信息）导入。感觉优先级高于封装里面自带的place bound的高度。* E4 @4 S! C* j$ u: V  }
2）emn 信息，打开看过，不知道高度的信息在哪里？；1608L_C-1-N  111111111111111111  L401
& Z( }: w+ f- t) I  144.6500    -13.1300       0.000  BOTTOM  PLACED3 B" j. b& {( K+ R( H# \% s% M
我打开emp看到过，修改过emp里面的高度信息，重新导入，貌似不管用6 h  ~. e- x* o" d

( }5 ^/ c8 Q  ]$ I6 c还请高手指点下
/ K( B: }, _  A; n1 X
作者: hwz2824262    时间: 2017-1-16 20:33
eileendong 发表于 2017-1-9 10:367 _1 A8 f  y( Z  Q; E
高度的信息：- l0 a% K. Q1 n5 `! U; y; S
1）我研究了下，可以通过原理图里面的ptf（修改高度信息）导入。感觉优先级高于封装里面自 ...
, R& n, v+ B; r1 d6 ?8 W1 I1 ]
1).可以通过导入IDF的方式将限高信息导入在package keepout中
$ k  i. V1 s, s; }9 F: w2). 元件的限高信息可以设置在package geometry中，这样就不会有冲突
/ A0 U* Q+ Q4 F9 w



欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2