EDA365电子工程师网

标题: AD Layout出来的走线问题 [打印本页]

作者: oak    时间: 2016-12-2 14:16
标题: AD Layout出来的走线问题
本帖最后由 oak 于 2016-12-2 14:49 编辑 * a. N# P* W4 J2 @3 n- X

/ K4 [* G+ ?) d$ f5 O各位大神,
  f8 J! f) z3 x* v! H0 A
; v" b9 f/ X8 y3 K& n/ \最近在学习SIWave(版本号:17.2)仿真PCB,公司Layout使用的软件是Altium Designer 14,需要将AD绘制好的PCB导出到SIWave里面进行仿真,我是用的导出方法是:( q( L- x) w* y7 o" X! `5 j5 r6 K
使用AD导出工程为ANF格式,再将ANF格式的文件导入到SIWave,但是发现出现了如下问题(如图M.2所示):
& Z4 k0 p4 E' |! c# G; {1. 一个net会有很多段线组成,有明显的分界点,并且在分界点处有各种重叠的点。, N& V) I" V1 V- L
2. 里面有很多重叠的Trace,并且使用Validation Check自动修复功能修复不掉。
; O/ w3 P$ f4 D. D/ @
, r7 E0 R& v0 X) l7 v& T6 d9 F) I但是使用Allegro PCB Editor Layout的版图导入SIWave就没有此问题,导入后显得很干净,没有明显的接点显示,如图USB所示:
7 P# H0 Q* {, j8 l* l# w+ u' b导入方法为,使用Allegro画的PCB保存为.brd文件,使用SIWave直接导入。$ @% w) X: ]* |* N
! ?. s0 B, Y) o& l0 {, |  m
其实AD画的版图导入ADS去仿真的话会出现同样的情况,个人该觉应该是AD的设置原因(AD源文件如附件所示)。。。# Z& ?- D: C3 U* P( V5 ?
大神们,请问这种情况是不是AD的设置原因呢?如果是,请问应该如何设置呢?感激不尽。。。
3 y) t+ v4 G; b- r: Y2 B/ V

USB.PNG (80.77 KB, 下载次数: 0)

USB.PNG

M.2.PNG (97.58 KB, 下载次数: 0)

M.2.PNG

AD绘制的版图工程文件和导出的ANF文件.rar

569.77 KB, 下载次数: 1, 下载积分: 威望 -5


作者: a253366589    时间: 2016-12-7 10:00
AD是有这个问题。在画线的时候只要你停顿一下。有可能就出现这个点。不知道是不是可以设置去掉。
作者: neon    时间: 2016-12-7 12:27
AD本来就是这个尿性的。
作者: laodabuxiao123    时间: 2016-12-12 19:42
好啊啊啊啊啊
作者: lc526140515    时间: 2016-12-26 22:24
ad本来就是很多点,不连续
作者: 2009zhaoqf    时间: 2017-1-10 17:02





欢迎光临 EDA365电子工程师网 (https://bbs.elecnest.cn/) Powered by Discuz! X3.2